上拉電阻(上拉電阻和下拉電阻的用處和區別)

上拉電阻是什么電阻？有什么作用？

一、上拉就是將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用。下拉同理，也是將不確定的信號通過一個電阻鉗位在低電平。

二、上拉電阻的作用：

1、當TTL電路驅動CMOS電路時，如果電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須使用上拉電阻，以提高輸出的高電平值。

3、為增強輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻以降低輸入阻抗， 提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。

6、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上、下拉電阻是電阻匹配，有效的抑制反射波干擾。

擴展資料：

注意事項：

上拉電阻阻值的選擇原則包括：

1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠?。浑娮栊。娏鞔蟆?/p>

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。

綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。

參考資料來源：百度百科——上拉電阻

什么叫上拉電阻，下拉電阻，有什么作用？何時采用

上拉電阻是直接接在電源上，接二極管的時候電阻末端是高電平，下拉電阻是直接接到地上，接二極管的時候電阻末端是低電平。

左邊的是上拉電阻示意圖，右邊的是下拉電阻示意圖，換句換說，上拉電阻在開關S1斷開情況下，C1點提供的是高電平，當S1閉合時，C1點提供低電平，下拉電阻在開關S2斷開情況下在C2點提供的是低電平，當開關S2閉合時，在C2點提供高電平。

根據這兩種特性可以在不同器件選用，比如共陰共陽數碼管驅動，單片機IO引腳等靈活使用。當然要注意在下拉電阻使用時，在output2的位置一定要加限流電阻，否則會引起D2線路電流過大，類似短路。

當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

擴展資料：

提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態，或者高阻抗輸入端處于懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處于被動狀態，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

原則和上拉電阻是一樣的，下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

1．驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計時應注意兩者之間的均衡。

2．下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

3．高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

參考資料來源：百度百科——下拉電阻

上拉電阻是什么意思

問題一：上拉電阻和下拉電阻是什么意思 一、上拉電阻：將一個不確定的信號，通過一個電阻與電源VCC相連，固定在高電平。
作用：上拉是對器件注入電流；灌電流；當一個接有上拉電阻的IO端口設置為輸入狀態時，它的常態為高電平。
二、下拉電阻：將一個不確定的信號，通過一個電阻與地GND相連，固定在低電平。
作用：下拉是從器件輸出電流；拉電流。當一個接有下拉電阻的IO端口設置為輸入狀態時，它的常態為低電平。
上拉電阻和下拉電阻2者共同的作用是：避免電壓的“懸浮”，造成電路的不穩定。

問題二：通俗的說下什么是上拉和下拉電阻，為什么叫上拉下拉？是什么作用？ 上拉下拉，就是將電平拉高 或者拉低；
上拉就是接電阻接高電平，
下拉就是接個電阻接低電平；
作用就是，比如上拉，你從外面發來一個電平，但是不是標準的高電平或者低電平，上拉電阻就可以直接上拉為高電平（鉗位）；低電平也是一樣，下拉為低電平；

問題三：上拉電阻和下拉電阻分別是什么意思，解釋通俗易懂一點 所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過一個電阻將信號接電源，一般用于時鐘信號數據信號等。下拉，就是通過一個電阻將信號接地，一般用于保護信號。
這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。
假如沒有上拉，時鐘和數據信號容易出錯，畢竟，CPU的功率有限，帶很多BUS線的時候，提供高電平信號有些吃力。而一旦這些信號被負載或者干擾拉下到某個電壓下，CPU無法正確地接收信息和發出指令，只能不斷地復位重啟。
假如沒有下拉，保護電路極易受到外界干擾，使CPU誤以為被保護對象出問題而采取保護動作，導致誤保護。
上拉下拉，要根據電路要求來設置。

問題四：通俗的說下什么是上拉和下拉電阻，為什么叫上拉下拉？是什么作用？ OC門電路內部輸出端是懸空的，輸出為“1”時實際就相當于把“輸出對地開關斷開”，這樣顯得對地“懸空”了，但無法保證輸出是高電平，因此需要外加電阻掛到高電平上，這個外加電阻就是上拉電阻、示意把輸出電平往上拉到高電平。
對門電路的多余輸入，可以并聯，但不能一概“懸空”“接地”，因為這樣會帶來干擾或增加內耗。為確保該點電位符合要求，也可外加電阻，使輸出為“0”，該電阻又稱下拉電阻。

問題五：什么叫上拉電阻，下拉電阻，有什么作用？何時采用 有的電路節點的電壓并不能明確知道他是高電平或者低電平，而上下拉電阻就是為了保證某個電路節點在穩態下保持高電平或低電平，上下拉電阻一般用10K左右的數值，上拉一般接電壓，下拉一般接地
而限流電阻主要是用于保護和該電阻串聯的某個器件，使該器件不會因為電流過大而燒毀

問題六：上拉電阻的作用 1、當TTL電路驅動CMOS電路時，如果電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須使用上拉電阻，以提高輸出的高電平值。3、為增強輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻以降低輸入阻抗， 提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。6、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上、下拉電阻是電阻匹配，有效的抑制反射波干擾。

問題七：什么是上拉電阻和下拉電阻，各有什么作用 上拉電阻與下拉電阻是用來確定數字電路中常態的高低電平，若沒有這些電阻，端口可能出現界于高低電平之間的電壓，這樣非常不穩定，所以有些端口即使不用也要接高電平或低電平，以確保工作穩定

問題八：上拉電阻是什么電阻？有什么作用？ 在很多單片機電路中，其I/O管腳檢測信號是以高、低電平來判斷是否有信號變化的，比如5V為高電平；0V為低電平。那么這些管腳如果不接上拉電阻的話，其電平信號就可能是隨機的了，0V~5V之間不一定是什么狀態，這樣的話單片機就不能正確地判斷是不是有信號電平變化了。因此給I/O管腳上接一個上拉電阻使它的檢測信號由不確定電平狀態拉到5V電平，單片機就能準確地判斷是不是有信號變化了。同理，還有下拉電阻，把不確定電平狀態拉到0憨，使系統更加穩定。

問題九：什么是上拉電阻，什么是下拉電阻 上拉電阻就是把引腳的電平拉高（往上拉），那電阻一端接在電源VCC上，另一端接在引腳上。
下拉電阻就是把引腳的電平拉低（往下拉），那電阻一端接在地GND上，另一端接在引腳上。

問題十：誰能用最通俗的需要解釋一下什么叫上拉電阻，怎么選擇其阻值 不建議太通俗，這個問題需要了解本質一點有助于你后面的應用。
上拉電阻也就是拉到電源上的電阻，但不是所有IO口都采用。
如果是輸入口的上拉：那是因為輸入口往往是高阻態，例如MOS管的柵極等，如果沒有默認一個上拉電阻，其狀態可能是不確定的，并且容易受到靜電等損害，這時候，上拉（或者下拉）電阻的阻值10K-100k一般都可以，因為基本沒有電流需求。
如果是輸出口的上拉，往往就是類似LM393比較器的輸出口，因為它是開漏輸出（這個是一定要了解的結構），基本上說這個IO口結構特定是:輸出低電平可以拉低，但是輸出高電平只能呈現高阻態，也就是開關管截止，這時候就需要一個上拉電阻，使得輸出高電平，并且具有一定的驅動能力。這個上拉電阻取值越小，驅動能力就越大（但是不能過大）。通常上拉電阻1k-100k都有取值。
以393為例，電阻值如果要取小，不應使得比較器輸出低電平的時候 電流值(上拉電源電壓/電阻值) 大于其Output sink current參數，因為低電平的時候，電流直接通過電源經過電阻流進IO口，這個電流值的限制就限制了上拉電阻的最小值。而上拉電阻的最大值受限于，當你要輸出高電平又要帶動一定負載的時候，如果上拉電阻阻值過大，那么負載能夠得到的電流就會很小。計算的話如果不清楚的話再問吧，不然嫌我嗦啦。

上拉電阻的作用是什么?

上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是通常所說的灌電流。

一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一電阻，數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處于穩定狀態，具體視設計要求而定。

上拉電阻注意事項

對于上拉電阻的選擇，最重要的就是要結合開關管的特性與下級電路的輸入特性?？偟膩碚f需要考慮以下幾個因素：

1、驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。

2、下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

3、高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。