一種基于偽隨機噪聲注入的流水線ADC數(shù)字校準(zhǔn)算法

一種基于偽隨機噪聲注入的流水線ADC數(shù)字校準(zhǔn)算法

包晴晴;彭析竹;符土建;劉小喬;唐鶴

【摘 要】流水線ADC中運算放大器在設(shè)計過程中為了滿足建立速度的要求,往往

無法達到較高的信號建立精度,從而導(dǎo)致流水線ADC中的乘法數(shù)模轉(zhuǎn)換器(MDAC)

出現(xiàn)增益誤差.提出一種基于偽隨機噪聲注入的數(shù)字后臺校準(zhǔn)方法,對MDAC的級

間增益進行校準(zhǔn).將該校準(zhǔn)算法應(yīng)用于一款12 bit 250 MS/s的流水線ADC,仿真結(jié)

果表明,校準(zhǔn)后流水線ADC的有效位數(shù)(ENOB)可達到11.826 bit,信噪失真比

(SNDR)可達72.95 dB,無雜散動態(tài)范圍(SFDR)可達89.023 dB.

【期刊名稱】《電子與封裝》

【年(卷),期】2019(019)008

【總頁數(shù)】5頁(P16-20)

【關(guān)鍵詞】流水線ADC;數(shù)字校準(zhǔn);偽隨機噪聲

【作 者】包晴晴;彭析竹;符土建;劉小喬;唐鶴

【作者單位】電子科技大學(xué),成都610054;電子科技大學(xué),成都610054;電子科技大

學(xué),成都610054;電子科技大學(xué),成都610054;電子科技大學(xué),成都610054

【正文語種】中 文

【中圖分類】TN402

1 引言

隨著工藝的快速發(fā)展，工藝尺寸不斷縮小，模擬電源電壓逐漸降低，流水線ADC

中的運算放大器、開關(guān)電容電路等模塊的設(shè)計面臨越來越多的困難[1]，運放的有

限增益、開關(guān)的電荷注入等非理想因素也都限制了流水線ADC 精度的提高。此外，

芯片生產(chǎn)過程中，由于受工藝環(huán)境和過程的影響，很多參數(shù)會隨時間發(fā)生變化。為

了降低模擬電路的設(shè)計難度及參數(shù)變化產(chǎn)生的不利因素，需要引入校準(zhǔn)的功能。目

前的校準(zhǔn)方法主要分為模擬域和數(shù)字域兩種，前者主要通過采用小電容對電路中的

大電容進行校準(zhǔn)[2-3]，對電容的設(shè)計精度要求高，實現(xiàn)起來比較困難，因此普遍

采用數(shù)字校準(zhǔn)。數(shù)字校準(zhǔn)又分為前臺校準(zhǔn)[4-5]和后臺校準(zhǔn)[6-7]，前臺校準(zhǔn)需要打

斷系統(tǒng)的正常轉(zhuǎn)化過程，且一般難以跟蹤參數(shù)變化帶來的影響，而后臺校準(zhǔn)則不會

打斷系統(tǒng)的正常工作，且能夠?qū)崟r追蹤參數(shù)的變化，對參數(shù)變化進行校準(zhǔn)和修正，

在實際電路中得到了廣泛的應(yīng)用。

本文提出一種流水線ADC 校準(zhǔn)算法，基于偽隨機噪聲注入的方法，根據(jù)偽隨機噪

聲的自相關(guān)性及其與其他信號不相關(guān)的特性，提取流水線ADC 中的級間增益誤差，

然后采用加冗余級的方法，降低所提取增益誤差中的干擾項，通過設(shè)置合適的步長，

將級間增益的估計值逐步向級間增益的實際值進行迭代更新，逐漸消除流水線

ADC 中級間增益誤差帶來的影響，最終得到滿足精度要求的數(shù)字輸出。將校準(zhǔn)后

流水線ADC 的輸出數(shù)據(jù)進行快速傅里葉變化分析，得到流水線ADC 的有效位數(shù)

等指標(biāo)。通過本文校準(zhǔn)算法校準(zhǔn)后的ADC 與未校準(zhǔn)的ADC 相比，各項性能指標(biāo)

得到顯著提升。

2 流水線ADC 的結(jié)構(gòu)及原理

流水線ADC 的基本結(jié)構(gòu)主要包括三個部分[8]：前端的采樣保持電路，中間若干級

的流水線式ADC，最后一級快閃式ADC。圖1 為傳統(tǒng)流水線ADC 的基本結(jié)構(gòu)圖，

采樣保持電路將采樣后的輸入信號同時輸入到每級ADC 的子ADC 采樣端及

MDAC 的輸入端，第i 級的子ADC 對采樣得到的信號進行量化產(chǎn)生數(shù)字碼Di，

然后輸入信號Vres,（i-1）（第一級的輸入信號為Vin）與Di 的差值經(jīng)運算放大

器放大Gi 倍，得到的輸出信號Vres,i 輸入到下一級，作為下一級的輸入信號。

圖1 傳統(tǒng)流水線ADC 中結(jié)構(gòu)示意圖

對于整體的流水線ADC，數(shù)字輸出的理想值可以表示為：

其中Dout 為流水線ADC 最終的數(shù)字輸出，Wi 為每級數(shù)字輸出對應(yīng)的權(quán)重，G0

代表前端采樣保持電路的增益值，實際電路中一般取為1，Gj 為第j 級MDAC的

級間增益，N 表示整體ADC 的總級數(shù)。在理想情況下，MDAC 的級間增益等于

一個常數(shù)，但是隨著流水線ADC 對速度和精度要求的提高，流水線ADC 中運放

的單位增益帶寬積的要求也隨之增高，這導(dǎo)致高增益的運放實現(xiàn)起來較為困難，

MDAC 的級間增益不再是一個常數(shù)。級間增益的非線性變化會直接導(dǎo)致流水線

ADC 最終合成的數(shù)字輸出精度降低，因此為了提高流水線ADC 的精度，需要通

過數(shù)字校準(zhǔn)的方法對級間增益進行校準(zhǔn)，進而達到流水線ADC 的精度要求。

3 校準(zhǔn)算法的設(shè)計

3.1 偽隨機噪聲注入的基本原理

基于第2 節(jié)提到的級間增益誤差對流水線ADC精度的影響，本文提出一種基于偽

隨機噪聲注入的數(shù)字后臺校準(zhǔn)算法，對級間增益的誤差進行校準(zhǔn)。采用數(shù)字校準(zhǔn)的

流水線ADC 結(jié)構(gòu)如圖2 所示，流水線ADC 第i 級及其后端ADC 對輸入信號

Vin,i 進行量化，DBE 為后端ADC 量化產(chǎn)生的數(shù)字碼，PN 為在流水線ADC 中注

入的偽隨機序列(PN)，r 為所注入PN 序列的系數(shù)。Di 和DBE 在模擬域可以分別

表示為：

其中，Qi 為第i 級的量化誤差，Qi,BE 為后端ADC引入的量化噪聲。

由于流水線ADC 級間增益未知，所以用估計值G?i近似表示，此時數(shù)字輸出

Dout,i 在模擬域可表示為：

圖2 采用數(shù)字校準(zhǔn)的流水線ADC 結(jié)構(gòu)示意圖

利用PN 序列自相關(guān)以及與其他信號不相關(guān)的特性將Dout,i 和PN,i 做相關(guān)處理，

Dout,i 中與PN,i 不相關(guān)的部分趨近于0，有：

由式（5）可計算出級間增益的偏差（Gi/G?i-1），實現(xiàn)校準(zhǔn)。

校準(zhǔn)過程可視為從噪聲中過濾信號的過程，式（4）中與PN 無關(guān)的部分可視為白

噪聲，通過增加PN 序列的長度將白噪聲過濾掉，提取級間增益的偏差。然后經(jīng)過

迭代，實現(xiàn)增益的估計值逐漸向?qū)嶋H增益值的收斂。白噪聲較多時，會影響校準(zhǔn)的

收斂時間和收斂精度。因此，為了得到較好的收斂結(jié)果必須降低PN 無關(guān)項。

3.2 加冗余級的理論分析

目前經(jīng)常用到的降低PN 無關(guān)項的技術(shù)包括“劈分ADC”[7]和“數(shù)字高位削減”，

這些技術(shù)可以有效降低式（4）中的Vin,i，但對量化噪聲項Qi,BE/G?i 無效。對

ADC中的量化噪聲進行分析可知，將第i 級后端的ADC 視為一個整體，其量化噪

聲可以表示為：

Li 是該整體的最低有效位，表示為：

Ni 為第i 級至最后一級對應(yīng)的有效位數(shù)，也可以表示為：

其中VFS,i 是第i 級至最后一級整體的輸入幅度，Gj(j=i+1，…，N-1)代表對應(yīng)各

級的運放增益，Gflash 為快閃式ADC 等效的級間增益。由式（5）～（8）可知，

對于流水線ADC 結(jié)構(gòu)中靠后的級數(shù)，等效量化噪聲相對而言更大。因此在采用偽

隨機碼校準(zhǔn)技術(shù)對其級間增益進行校準(zhǔn)的時候，靠后的級間增益的估計值收斂結(jié)果

更不精確。尤其是當(dāng)采用“劈分ADC”和“數(shù)字高位削減”這類技術(shù)降低了其余

PN 無關(guān)項的時候，量化噪聲成為了影響校準(zhǔn)精度和速度的主要因素。

圖3 加冗余級的流水線ADC 框架圖

對于流水線中間的某一級，減少該級以后整體的等效LSB（Li）可降低量化噪聲。

Li 的大小由該整體的有效位數(shù)決定，因此在該整體中插入結(jié)構(gòu)相同的流水線冗余

級，可增加從前級往后看時的等效有效位數(shù)，大幅度減小量化噪聲。加入冗余級的

流水線ADC 結(jié)構(gòu)如圖3 所示，本文中的數(shù)字校準(zhǔn)技術(shù)相較于傳統(tǒng)的數(shù)字校準(zhǔn)技術(shù)

多加了3 級冗余，冗余級的增加降低了Li，進一步降低了Qi,BE，因此式（4）中

后端ADC 所引入的量化噪聲Qi,BE 所占的比例降低，有利于增益校準(zhǔn)精度的提高。

在模擬電路中，本校準(zhǔn)算法通過使用開關(guān)電容通路完成偽隨機序列的注入，同時增

加了3 級冗余，使得整體電路的面積和功耗均有所增加；但由于冗余級比較靠后，

因此模擬電路中冗余級內(nèi)的采樣電容值較小，所以面積和功耗的增加量均較小；且

所加冗余級的電路結(jié)構(gòu)與前級類似，因此不會額外增加電路的設(shè)計復(fù)雜度，校準(zhǔn)算

法的整體校準(zhǔn)工作在數(shù)字電路中實現(xiàn)。

3.3 數(shù)字校準(zhǔn)算法的整體實現(xiàn)

本文以一個12 bit 250 MS/s 的流水線ADC 為例，加了冗余級之后，流水線

ADC 共有12 級，包括11 級流水線式ADC 和一個閃存式ADC。如圖4 所示，

對前6 級流水線式ADC 進行級間增益的校準(zhǔn)，在校準(zhǔn)第6級的級間增益時，將第

6 級之后的部分看成理想的后端ADC，式（5）的結(jié)果乘以一定的系數(shù)作為迭代步

長，將第六級級間增益估計值G?6 與多次的迭代步長相累加，經(jīng)過若干周期后，

級間增益估計值G?6 逐漸趨近于級間增益的實際值，因此式（5）的結(jié)果也逐漸趨

近于零，在誤差可忍受的范圍內(nèi)，即可認為此時的級間增益的估計值等于實際值，

同理可類推得到第一級到第五級級間增益的校準(zhǔn)過程。

圖4 流水線ADC 數(shù)字校準(zhǔn)的整體結(jié)構(gòu)圖

利用基于偽隨機噪聲注入的加冗余級的校準(zhǔn)算法對流水線ADC 級間增益進行校準(zhǔn)

的過程中，對流水線ADC 每級增益范圍要求較低，使得模擬電路設(shè)計的難度降低，

同時依然可以實現(xiàn)較高的校準(zhǔn)精度。此外，本算法具有高效、快速、準(zhǔn)確的特點，

能夠?qū)崿F(xiàn)流水線快速精確校準(zhǔn)，從而提高流水線ADC 系統(tǒng)性能。

4 仿真結(jié)果

在采樣頻率為250 MHz、輸入信號頻率約122 MHz時，利用matlab 對12 bit

250 MS/s 的流水線ADC 的輸出結(jié)果進行FFT 分析。圖5 和圖6 分別為采用數(shù)字

校準(zhǔn)前和采用數(shù)字校準(zhǔn)后流水線ADC 的差分非線性（DNL）和積分非線性（INL）

的仿真結(jié)果。

圖5 流水線ADC 校準(zhǔn)前的差分非線性和積分非線性

圖6 流水線ADC 校準(zhǔn)后的差分非線性和積分非線性

圖7 和圖8 分別為采用數(shù)字校準(zhǔn)前和采用數(shù)字校準(zhǔn)后流水線ADC 的動態(tài)參數(shù)仿真

結(jié)果，表1 為兩者的DNL 和INL 及動態(tài)參數(shù)。通過對比可知，該校準(zhǔn)算法能顯著

提高流水線ADC 的靜態(tài)特性和動態(tài)特性，從而提高流水線ADC 的精度。

圖7 12 bit 250 MS/s 流水線ADC 校準(zhǔn)前動態(tài)性能

圖8 12 bit 250 MS/s 流水線ADC 校準(zhǔn)后動態(tài)性能

表1 12 bit 250 MS/s 流水線ADC 校準(zhǔn)前后動態(tài)參數(shù)變化?

本設(shè)計的流水線ADC 與參考文獻中提出的ADC的主要參數(shù)對比見表2。從表2

可以看出，本設(shè)計的流水線ADC 的ENOB、SNDR 均相對較高，動態(tài)特性良好。

表2 本文與參考文獻的主要參數(shù)對比?

5 結(jié)論

本文提出了一種基于偽隨機噪聲注入的加冗余級的校準(zhǔn)算法。利用偽隨機噪聲注入

提取流水線ADC的級間增益的偏差，然后利用加冗余級的技術(shù)降低偏差提取過程

中量化噪聲的干擾；根據(jù)所提取偏差產(chǎn)生相應(yīng)的步長，然后實現(xiàn)級間增益的估計值

向?qū)嶋H值的迭代更新，最終完成校準(zhǔn)。將該校準(zhǔn)算法應(yīng)用于一款12 bit 250 MS/s

的流水線ADC，經(jīng)校準(zhǔn)后ADC 的有效位數(shù)可達11.826 bit，信噪失真比可達

72.95 dB，無雜散動態(tài)范圍可達89.023 dB，ADC 的動態(tài)性能得到明顯改善。盡

管該校準(zhǔn)方法的使用會帶來一定程度的面積和功耗增加，但該校準(zhǔn)算法能顯著提升

流水線ADC的精度，因此具有較高的實際應(yīng)用價值。

參考文獻：

【相關(guān)文獻】

[1]SANSEN W M design esntials[M].New York：Springer US,2006：181-220.

[2]RYU S T,RAY S,SONG B S,et al.A 14-b linear capacitor lf-trimming pipelined

ADC[J].IEEE Journal of Solid-State Circuits,2004,39(11)：2046-2051.

[3]SONG B S,TOMPSETT M F,LAKSHMIKUMAR K R.A 12-bit 1-M sample/s capacitor error-

averaging pipelined A/D converter[J].IEEE -State Circuits,1988,23(6)：1324-1333.

[4]LEE S H,SONG B l-domain calibration of multistep analog-to-digital

converters[J].IEEE Journal of Solid-State Circuits,1992,27(12)：1679-1688.

[5]LEE S H,SONG B tage gain proration technique for digital-domain multi-step

ADC calibration[J].IEEE Transactions on Circuits and Systems II：Analog and Digital Signal

Processing,2002,41(1)：12-18.

[6] KEANE J P, HURST P J, LEWIS S H. Background interstage gain calibration technique for

pipelined ADCs[J].IEEE Transactions on Circuits and Systems I： Regular Papers,2005,52(1)：

32-43.

[7]LI J,MOON U ound calibration techniques for multistage pipelined ADCs with

digital redundancy[J].IEEE Transactions on Circuits and Systems II：Analog and

Digital,Signal Processing,2003,50(9)：531-538.

[8]LEWIS S H,GRAY P R.A pipelined 5-M sample/s 9-bit analog-to-digital converter[J].IEEE

J Solid-State Circuits,1987,22(6)：954-961.

[9]郭英杰,王興華,丁英濤,等.一種12 位100 MS/s 流水線ADC 的設(shè)計[J].微電子學(xué),2016,46(6)：

721-725.