乘法器（模擬信號(hào)相乘作用的電子器件）

乘法器（模擬信號(hào)相乘作用的電子器件）

乘法器 （模擬信號(hào)相乘作用的電子器件） 次瀏覽 | 2022.08.22 14:14:38 更新 來源 ：互聯(lián)網(wǎng) 精選百科 本文由作者推薦 乘法器模擬信號(hào)相乘作用的電子器件

乘法器是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘。它是由更基本的加法器組成的。乘法器不僅作為乘法、除法、乘方和開方等模擬運(yùn)算的主要基本單元，而且還廣泛用于電子通信系統(tǒng)作為調(diào)制、解調(diào)、混頻、鑒相和自動(dòng)增益控制；另外還可用于濾波、波形形成和頻率控制等場(chǎng)合，因此是一種用途廣泛的功能電路。乘法器兩個(gè)輸入信號(hào)的極性不同，其輸出信號(hào)的極性也不同。乘法器的模型就是基于“移位和相加”的算法。

中文名

乘法器

外文名

multiplier

輸出特性方程

UO（t）=KUX（t）UY（t）

原理

基礎(chǔ)就是加法器結(jié)構(gòu)

簡(jiǎn)介

乘法器（multiplier）可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。大多數(shù)的技術(shù)涉及了對(duì)部分積（partial product）的計(jì)算（其過程和我們使用豎式手工計(jì)算多位十進(jìn)制數(shù)乘法十分類似），然后將這些部分積相加起來。不過在這里根據(jù)二進(jìn)制的情況進(jìn)行了修改。

雙平衡式四象限乘法器

理想乘法器的輸出特性方程可由下式表示：

UO（t）=KUX（t）UY（t）

式中K--乘法器的相乘增益（乘法系數(shù)），其量綱為V-1。在模擬運(yùn)算運(yùn)算中常取K=1/10V-1。

作用

乘法器不僅作為乘法、除法、乘方和開方等模擬運(yùn)算的主要基本單元，而且還廣泛用于電子通信系統(tǒng)作為調(diào)制、解調(diào)、混頻、鑒相和自動(dòng)增益控制；另外還可用于濾波、波形形成和頻率控制等場(chǎng)合，因此是一種用途廣泛的功能電路。

一個(gè)理想的通用乘法器，不應(yīng)當(dāng)對(duì)任何一個(gè)輸入信號(hào)的極性加以限制，也就是說，應(yīng)當(dāng)具有能完成四個(gè)象限的運(yùn)算功能的電路。

類型模擬乘法器

模擬乘法器是對(duì)兩個(gè)模擬信號(hào)（電壓或電流）實(shí)現(xiàn)相乘功能的的有源非線性器件。主要功能是實(shí)現(xiàn)兩個(gè)互不相關(guān)信號(hào)相乘，即輸出信號(hào)與兩輸入信號(hào)相乘積成正比。它有兩個(gè)輸入端口，即X和Y輸入端口。

乘法器兩個(gè)輸入信號(hào)的極性不同，其輸出信號(hào)的極性也不同。如果用XY坐標(biāo)平面表示，則乘法器有四個(gè)可能的工作區(qū)，即四個(gè)工作象限。

若信號(hào)均限定為某一極性的電壓時(shí)才能正常工作，該乘法器稱為單象限乘法器；若信號(hào)中一個(gè)能適應(yīng)正、負(fù)兩種極性電壓，而另一個(gè)只能適應(yīng)單極性電壓，則為二象限乘法器；若兩個(gè)輸入信號(hào)能適應(yīng)四種極性組合，稱為四象限乘法器。

集成模擬乘法器的常見產(chǎn)品有BG314、F1595、F1596、MC1495、MC1496、LM1595、LM1596等。

硬件乘法器

硬件乘法器，其基礎(chǔ)就是加法器結(jié)構(gòu)，它已經(jīng)是現(xiàn)代計(jì)算機(jī)中必不可少的一部分。乘法器的模型就是基于“移位和相加”的算法。在該算法中，乘法器中每一個(gè)比特位都會(huì)產(chǎn)生一個(gè)局部乘積。第一個(gè)局部乘積由乘法器的LSB產(chǎn)生，第二個(gè)乘積由乘法器的第二位產(chǎn)生，以此類推。如果相應(yīng)的乘數(shù)比特位是1，那么局部乘積就是被乘數(shù)的值，如果相應(yīng)的乘數(shù)比特位是0，那么局部乘積全為0。每次局部乘積都向左移動(dòng)一位。

乘法器可以用更普遍的方式來表示。每個(gè)輸入，局部乘積數(shù)，以及結(jié)果都被賦予了一個(gè)邏輯名稱（如A1、A2、B1、B2），而這些名稱在電路原理圖中就作為了信號(hào)名稱。在原理圖的乘法例子中比較信號(hào)名稱，就可以找到乘法電路的行為特性。

在乘法器電路中，乘數(shù)中的每一位都要和被乘數(shù)的每一位相與，并產(chǎn)生其相應(yīng)的乘積位。這些局部乘積要饋入到全加器的陣列中（合適的時(shí)候也可以用半加器），同時(shí)加法器向左移位并表示出乘法結(jié)果。最后得到的乘積項(xiàng)在CLA電路中相加。注意，某些全加器電路會(huì)將信號(hào)帶入到進(jìn)位輸入端（用于替代鄰近位的進(jìn)位）。這就是一種全加器電路的應(yīng)用；全加器將其輸入端的任何三個(gè)比特相加。

隨著乘數(shù)和被乘數(shù)位數(shù)的增加，乘法器電路中的加法器位數(shù)也要相應(yīng)的增加。通過研究CLA電路的特性，也可以在乘法器中開發(fā)出更快的加法陣列。

參考資料