60進(jìn)制計(jì)數(shù)器課程設(shè)計(jì)報(bào)告

2024年3月29日發(fā)(作者：課間十分鐘教案)

. . . .

電子技術(shù)基礎(chǔ)實(shí)驗(yàn)

課程設(shè)計(jì)

60進(jìn)制計(jì)數(shù)器

. 資料. .. .

. . . .

一、實(shí)驗(yàn)?zāi)康?

（一）掌握中規(guī)模集成計(jì)數(shù)器74LS161的引腳圖和邏輯功能。

（二）熟悉555集成定數(shù)器芯片的引腳圖。

（三）利用74LS161和555定時(shí)器構(gòu)成60進(jìn)制計(jì)數(shù)器。

（四）在Multisim軟件中仿真60進(jìn)制計(jì)數(shù)器。

二、實(shí)驗(yàn)容

（一）集成計(jì)數(shù)器74LS161邏輯功能驗(yàn)證。

（二）用555定時(shí)器構(gòu)成多諧振蕩器。

（三）用兩片74LS161和555定時(shí)器構(gòu)成60進(jìn)制計(jì)數(shù)器。

三、集成計(jì)數(shù)器介紹

（一）集成計(jì)數(shù)器74LS161管腳介紹

74LS161是4位二進(jìn)制同步加法計(jì)時(shí)器。圖1為它的管腳排列圖，集

成芯片74LS161的CLR是異步清零端（低電平有效），LOAD是異步預(yù)置

數(shù)控制端（低電平有效）。CLK是時(shí)鐘脈沖輸入端，RCO是進(jìn)位輸出端，

ENP、ENT是計(jì)數(shù)器使能端，高電平有效。A、B、C、D是數(shù)據(jù)輸入端；

QA、QB、QC、QD是數(shù)據(jù)輸出端。

. 資料. .. .

. . . .

圖1 74LS161管腳排列圖

（二）集成計(jì)數(shù)器74LS161功能介紹

由表1可知，74LS161具有以下功能：

1．異步清零。當(dāng)CLR=0時(shí)，無論其他各輸入端的狀態(tài)如何，計(jì)數(shù)器均

被直接置“0”。

2．同步預(yù)置數(shù)。當(dāng)CLR=1、LOAD=0且在CP上升沿作用時(shí)，計(jì)數(shù)器

將ABCD同時(shí)置入QA、QB、QC、QD,使QA、QB、QC、QD=ABCD。

3．保持（禁止）。CLR=LOAD=1且ENP、ENT=0時(shí)，無論有無CP脈

沖作用，計(jì)數(shù)器都將保持原有的狀態(tài)不變（停止計(jì)數(shù)）。

4．計(jì)數(shù)。CLR=LOAD=ENP=ENT=1時(shí)，74LS161處于計(jì)數(shù)狀態(tài)。

表1 74LS161功能表

. 資料. .. .

. . . .

四、用555定時(shí)器構(gòu)成多諧振蕩器

（一）多諧振蕩器的構(gòu)成

由555定時(shí)器構(gòu)成的多諧振蕩器如圖1所示，R1，R2和C是外接定時(shí)元

件，電路中將高電平觸發(fā)端（THR腳）和低電平觸發(fā)端（TRI腳）并接后接到

R2和C的連接處，將放電端（DIS腳）接到R1，R2的連接處。

（二）工作原理

由于接通電源瞬間，電容C來不及充電，電容器兩端電壓為低電平，小于

（1/3）Vcc，故高電平觸發(fā)端與低電平觸發(fā)端均為低電平，輸出為高電平，放

電管V1截止。這時(shí)，電源經(jīng)R1，R2對電容C充電，使電壓按指數(shù)規(guī)律上升，

當(dāng)上升到 （2/3）Vcc時(shí)，輸出為低電平，放電管V1導(dǎo)通，把從（1/3）Vcc

上升到（2/3）Vcc由于放電管V1導(dǎo)通，電容C通過電阻R2和放電管放電，

電路進(jìn)人第二暫穩(wěn)態(tài)，其維持時(shí)間的長短與電容的放電時(shí)間有關(guān)，隨著C的放

電，下降，當(dāng)下降到（1/3）Vcc時(shí)，輸出為高電平，放電管V1截止，Vcc

再次對電容C充電，電路又翻轉(zhuǎn)到第一暫穩(wěn)態(tài)。

. 資料. .. .

. . . .

圖2 多諧振蕩器

五、 用兩片74LS161和555定時(shí)器構(gòu)成60進(jìn)制計(jì)數(shù)器

（一）60進(jìn)制計(jì)數(shù)器工作原理

根據(jù)設(shè)計(jì)基理可知，計(jì)數(shù)器初值00，按遞增方式計(jì)數(shù)，增到59時(shí)，再自

動(dòng)返回到00。因此，需要使用兩片74LS161芯片級聯(lián)的形式來構(gòu)成六十進(jìn)制

計(jì)數(shù)器，一片控制個(gè)位，為十進(jìn)制；另一片控制十位，為六進(jìn)制。利用74LS161

本身的控制端（完成十進(jìn)制，在達(dá)到1001（即十進(jìn)制的九）時(shí)），給高位芯片

一個(gè)脈沖使高位芯片計(jì)數(shù)加一，同時(shí)低位芯片反饋清零，這樣反復(fù)，直到第二

片達(dá)到0110時(shí)第二片自身反饋清零，這樣便完成一次60進(jìn)制的計(jì)數(shù)，且回

到初態(tài)，兩片74LS161全部反饋清零，繼續(xù)重復(fù)計(jì)數(shù)。圖1、圖2分別為60

進(jìn)制計(jì)數(shù)器的工作框圖和狀態(tài)轉(zhuǎn)換圖。

時(shí)鐘脈沖

反饋清零

74LS161構(gòu)成的十

進(jìn)制計(jì)數(shù)器(個(gè)位)

74LS161構(gòu)成的六

進(jìn)制計(jì)數(shù)器(十位)

反饋清零

. 資料. .. .

. . . .

譯碼顯示

譯碼顯示

圖3 60進(jìn)制計(jì)數(shù)器的工作框圖

圖4 60進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)化圖

（二）實(shí)施方案

制作60進(jìn)制計(jì)數(shù)器，先要確定使用芯片個(gè)數(shù)。74LS161有16個(gè)狀態(tài)，60

進(jìn)制計(jì)數(shù)器有60個(gè)狀態(tài)，所以就需要兩片74LS161串連并采用并行進(jìn)位方式。

具體電路連接圖見圖3。進(jìn)行計(jì)數(shù)功能，將低位片的QD、QA連接到高位片的

ENP、ENT，同時(shí)將低位片的LOAD、ENP、ENT管腳和高位片LOAD接到VCC=5V

的電壓源上，低位片和高位片CLK端共同接到時(shí)鐘脈沖CP上。

. 資料. .. .

. . . .

U1為低位片（十進(jìn)制計(jì)數(shù)器），U2為高位片（六進(jìn)制計(jì)數(shù)器）。U2從“0000”

狀態(tài)開始，到“1010”狀態(tài)后，這個(gè)狀態(tài)“1010”通過與非門U3使CLR為低

電平，此時(shí)U1清零。通過兩片74LS161同步式連接，使得U2中的ENT、ENP

為高電平，在下一個(gè)脈沖到來時(shí)，開始計(jì)數(shù)。U2有從“0000”狀態(tài)到“0101”

六個(gè)狀態(tài)，下一個(gè)狀態(tài)“0110”通過與非門U4，使得U2的CLR為低電平，U2

清零。U1每10個(gè)狀態(tài)，U2有1個(gè)狀態(tài)。所以LED從00開始計(jì)數(shù)，顯示59

后，又從00重新開始。

U3

NAND2

5V

U1

VDD

5V

Vs

3.848kΩ

R1

RST

DIS

THR

3

4

5

6

7

10

9

1

2

VCC

OUT

A

B

C

D

ENP

ENT

~LOAD

~CLR

CLK

QA

QB

QC

QD

RCO

14

13

12

11

15

VCC

U5

U6

DCD_HEX

DCD_HEX

74LS161D

2.886kΩ

R2

TRI

CON

GND

10Ω

Rl

555_VIRTUAL

Timer

3

4

5

6

7

10

9

1

2

U4

NAND2

U2

A

B

C

D

ENP

ENT

~LOAD

~CLR

CLK

QA

QB

QC

QD

RCO

14

13

12

11

15

30nF

C

10nF

Cf

74LS161D

. 資料. .. .

. . . .

U3

NAND2

5V

U1

3

AQA

14

VCC

U5

U6

DCD_HEX

DCD_HEX

4

VDD

5

BQB

13

6

CQC

12

11

5V

DQD

Vs

715

10

ENPRCO

ENT

9

1

~LOAD

~CLR

3.848kΩ

2

R1

VCC

CLK

RSTOUT

74LS161D

DIS

THR

2.886kΩ

TRI

10Ω

R2

CON

Rl

U4

GND

555_VIRTUAL

30nF10nF

Timer

NAND2

CCf

U2

3

4

AQA

14

5

BQB

13

6

CQC

12

DQD

11

7

10

ENPRCO

15

ENT

9

1

~LOAD

~CLR

2

CLK

74LS161D

圖5 60進(jìn)制計(jì)數(shù)器

五、實(shí)驗(yàn)報(bào)告

（1）畫出實(shí)驗(yàn)電路圖及狀態(tài)轉(zhuǎn)換圖。

（2）總結(jié)使用集成計(jì)數(shù)器的體會(huì)。

六、仿真器件

74LS161 兩片

7400N 兩個(gè)

VCC（5V） 一個(gè)

DOC-HEX 兩個(gè)

555-VIRTUAL Timar 一個(gè)

七、實(shí)驗(yàn)設(shè)備

. 資料.

.. .

. . . .

（1）數(shù)字萬用表（UA78A) 1塊。

（2）模塊化電子技術(shù)綜合實(shí)驗(yàn)箱一臺 1臺。

. 資料. .. .