存儲器設備及其操作方法與流程
存儲器設備及其操作方法
1.相關申請的交叉引用
2.本技術要求于2021年6月2日在韓國知識產權局提交的韓國專利申請號10-2021-0071814的優先權，該申請的全部公開內容通過引用并入本文。
技術領域
3.本公開總體上涉及一種電子設備，并且更具體地，涉及一種存儲器設備及其操作方法。
背景技術：
4.存儲設備是在諸如計算機或智能電話的主機設備的控制下存儲數據的設備。存儲設備可以包括用于存儲數據的存儲器設備和用于控制存儲器設備的存儲器控制器。存儲器設備被分類為易失性存儲器設備和非易失性存儲器設備。
5.易失性存儲器設備是其中僅在供電時存儲數據并且所存儲的數據在供電中斷時消失的存儲器設備。易失性存儲器設備可以包括靜態隨機存取存儲器(sram)、動態隨機存取存儲器(dram)等。
6.非易失性存儲器設備是其中即使在供電中斷時數據也不消失的存儲器設備。非易失性存儲器設備可以包括只讀存儲器(rom)、可編程rom(prom)、電可編程rom(eprom)、電可擦除rom(eerom)、閃存存儲器等。
技術實現要素：
7.根據本公開的方面，提供一種存儲器設備，該存儲器設備包括：存儲器單元陣列，具有多個存儲器單元，該多個存儲器單元被連接到多個字線和多個串；以及外圍電路，被配置為對多個存儲器單元中被連接到所選擇的字線的所選擇的存儲器單元執行編程操作，其中當外圍電路在編程操作期間將通過電壓施加到所選擇的字線以接通所選擇的存儲器單元時，外圍電路被配置為將選擇電壓施加到未選擇的源極線，并且被配置為將接地電壓施加到未選擇的漏極選擇線。
8.根據本公開的另一方面，提供一種用于操作存儲器設備的方法，該存儲器設備具有多個存儲器單元，該多個存儲器單元被連接到多個字線和多個串，該方法包括：執行將編程電壓施加到多個字線中的所選擇的字線的編程電壓施加操作；通過將接通電壓施加到多個串中的未選擇的串的源極選擇線以及將接地電壓施加到未選擇的串的漏極選擇線，對多個串中的未選擇的串執行通道初始化操作；以及執行將驗證電壓施加到所選擇的字線的驗證操作。
9.根據本公開的又一方面，提供一種存儲器設備，該存儲器設備包括：存儲器單元陣列，具有多個存儲器單元，該多個存儲器單元被連接到多個字線和多個串，以及外圍電路，被配置為：將編程電壓施加到多個字線中的所選擇的字線，以及將通過電壓施加到所選擇的字線以接通對應于所選擇的字線的所選擇的存儲器單元；以及隨后將選擇電壓施加到未
選擇的源極選擇線以接通對應于未選擇的源極選擇線的源極選擇晶體管，以及將接地電壓施加到未選擇的漏極選擇線。
附圖說明
10.現在將參考附圖在下文中更充分地描述示例實施例；然而，其可以通過不同形式實施并且不應被理解為限于本文中闡述的實施例。實際上，這些實施例被提供以使得本公開將為透徹且完整的，并且將向本領域技術人員充分地傳達示例實施例的范圍。
11.在附圖中，為了圖示清楚起見可能夸大尺寸。將理解，當元件被稱為在兩個元件“之間”時，其可以是兩個元件之間的僅有元件，或還可以存在一個或多個中間元件。相同的附圖標號貫穿全文指代相同的元件。
12.圖1為圖示了根據本公開的實施例的存儲設備的示圖。
13.圖2為圖示了根據本公開的實施例的存儲器設備的示圖。
14.圖3為圖示了根據本公開的實施例的存儲器塊的示圖。
15.圖4為圖示了根據本公開的實施例的存儲器塊的示圖。
16.圖5為圖示了根據本公開的實施例的存儲器塊的示圖。
17.圖6為圖示了根據本公開的實施例的編程操作的示圖。
18.圖7為圖示了根據本公開的實施例的編程循環的示圖。
19.圖8為根據本公開的實施例的編程操作的時序圖。
20.圖9為根據本公開的實施例的編程操作的時序圖。
21.圖10為根據本公開的實施例的編程操作期間的任何時間的串的截面圖。
22.圖11為根據本公開的實施例的編程操作期間的任何時間的串的截面圖。
23.圖12為圖示了根據本公開的實施例的存儲器設備的操作方法的流程圖。
24.圖13為圖示了根據本公開的實施例的存儲器控制器的示圖。
25.圖14為圖示了根據本公開的實施例的存儲器卡系統的示圖。
26.圖15為圖示了根據本公開的實施例的固態驅動裝置(ssd)的示圖。
27.圖16為圖示了根據本公開的實施例的用戶系統的示圖。
具體實施方式
28.出于描述根據本公開的概念的實施例的目的，本文中公開的具體結構性或功能性描述僅為說明性的。根據本公開的概念的實施例可以以各種形式實施，并且不能被理解為限于本文中闡述的實施例。
29.實施例提供一種用于執行改進的編程操作的存儲器設備和一種存儲器設備的操作方法。
30.圖1為圖示了根據本公開的實施例的存儲設備的示圖。
31.參考圖1，存儲設備1000可以包括存儲器設備100和存儲器控制器200。
32.存儲設備1000可以是在主機2000的控制下存儲數據的設備，主機2000諸如是移動電話、智能電話、mp3播放器、膝上型計算機、臺式計算機、游戲控制臺、顯示設備、平板pc或車載信息娛樂系統。
33.根據作為與主機2000通信的裝置的主機接口，存儲設備1000可以被制造為各種類
型存儲設備中的任何一個存儲設備。例如，存儲設備1000可以用諸如以下各種類型存儲設備中的任何一種存儲設備來實施：固態驅動裝置(ssd)、多媒體卡(mmc)、嵌入式mmc(emmc)、減小尺寸mmc(rs-mmc)、微型mmc(micro-mmc)、安全數字(sd)卡、迷你sd卡、微型sd卡、通用串行總線(usb)存儲設備、通用閃存(ufs)設備、緊湊型閃存(cf)卡、智能媒體卡(smc)、存儲器棒等。
34.存儲設備1000可以被實施為各種封裝類型中的任何一種封裝類型。例如，存儲設備1000可以被實施為以下各種封裝類型中的任何一種封裝類型：疊層封裝(pop)、系統級封裝(sip)、片上系統(soc)、多芯片封裝(mcp)、板上芯片(cob)、晶片級制造封裝(wfp)、晶片級堆疊封裝(wsp)等。
35.存儲器設備100可以存儲數據或使用所存儲的數據。存儲器設備100可以在存儲器控制器200的控制下操作。此外，存儲器設備100可以包括多個存儲器裸片，并且多個存儲器裸片中的每個存儲器裸片可以包括具有存儲數據的多個存儲器單元的存儲器單元陣列。
36.存儲器單元中的每個存儲器單元可以被配置為存儲一個數據位的單級單元(slc)、存儲兩個數據位的多級單元(mlc)、存儲三個數據位的三級單元(tlc)或存儲四個數據位的四級單元(qlc)。
37.存儲器單元陣列可以包括多個存儲器塊。每個存儲器塊可以包括多個存儲器單元，并且一個存儲器塊可以包括多個頁。頁可以是用于將數據存儲在存儲器設備100中或讀取存儲在存儲器設備100中的數據的單位。
38.存儲器設備100可以被實施為雙倍數據速率同步動態隨機存取存儲器(ddr sdram)、低功率雙倍數據速率4(lpddr4)sdram、圖形雙倍數據速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus動態隨機存取存儲器(rdram)、nand閃存存儲器、垂直nand閃存存儲器、nor閃存存儲器、電阻隨機存取存儲器(rram)、相變隨機存取存儲器(pram)、磁阻隨機存取存儲器(mram)、鐵電隨機存取存儲器(fram)、自旋轉移扭矩隨機存取存儲器(stt-ram)等。在本說明書中，為了描述方便起見，假設并且描述存儲器設備100為nand閃存存儲器的情況。
39.存儲器設備100可以從存儲器控制器200接收命令和地址。存儲器設備100可以訪問存儲器單元陣列中的由所接收的地址選擇的區域。存儲器設備100可以訪問所選擇的區域可以意指：存儲器設備100可以對所選擇的區域執行對應于所接收的命令的操作。例如，存儲器設備100可以執行寫入操作(編程操作)、讀取操作和擦除操作。編程操作可以是其中存儲器設備100在由地址選擇的區域中記錄數據的操作。讀取操作可以意指其中存儲器設備100從由地址選擇的區域讀取數據的操作。擦除操作可以意指其中存儲器設備100擦除存儲在由地址選擇的區域中的數據的操作。
40.根據本公開的實施例，存儲器設備100可以維持未選擇的串的升壓ssl切換讀取(bssr)效果，但是可以初始化通道電勢。具體地，在存儲器設備100進入編程操作中的驗證階段之前，存儲器設備100可以通過將選擇電壓施加到未選擇的串的源極選擇線ssl來對通道電勢放電以接通源極選擇晶體管，并且通過將接地電壓施加到未選擇的串的漏極選擇線dsl來維持未選擇的串的bssr效果，但是可以初始化通道電勢。備選地，在編程操作中的驗證階段中，存儲器設備100可以通過將選擇電壓施加到未選擇的串的源極選擇線ssl來對通道電勢放電以接通源極選擇晶體管，并且可以通過將接地電壓施加到未選擇的串的漏極選
擇線dsl來防止通道電勢接近位線和頁緩沖器。
41.存儲器控制器200可以控制存儲設備1000的整體操作。具體地，當供電被施加到存儲設備1000時，存儲器控制器200可以執行固件(fw)。fw可以包括：接收從主機2000輸入的請求或將響應輸出給主機2000的主機接口層(hil)、管理主機2000的接口與存儲器設備100的接口之間的操作的閃存轉換層(ftl)以及將命令提供給存儲器設備100或從存儲器設備100接收響應的閃存接口層(fil)。
42.存儲器控制器200可以從主機2000接收數據和邏輯地址(la)，并且可以將la轉換成物理地址(pa)，該物理地址表示在存儲器設備100中包括的、數據將被存儲在其中的存儲器單元的地址。la可以是邏輯塊地址(lba)，并且pa可以是物理塊地址(pba)。
43.存儲器控制器200可以響應于來自主機2000的請求來控制存儲器設備100執行編程操作、讀取操作、擦除操作等。在編程操作中，存儲器控制器200可以將編程命令、pba和數據提供給存儲器設備100。在讀取操作中，存儲器控制器200可以將讀取命令和pba提供給存儲器設備100。在擦除操作中，存儲器控制器200可以將擦除命令和pba提供給存儲器設備100。
44.存儲器控制器200可以控制存儲器設備100自主地執行編程操作、讀取操作或擦除操作，而不管來自主機2000的任何請求。例如，存儲器控制器200可以控制存儲器設備100執行編程操作、讀取操作或擦除操作，該操作用于執行諸如損耗均衡、垃圾收集或讀取回收的后臺操作。
45.主機2000可以使用以下各種通信方式中的至少一種通信方式與存儲設備1000通信：通用串行總線(usb)、串行at附件(sata)、高速片間(hsic)、小型計算機系統接口(scsi)、火線、外圍部件互聯(pci)、pci快速(pcie)、非易失性存儲器快速(nvme)、通用閃存(ufs)、安全數字(sd)、多媒體卡(mmc)、嵌入式mmc(emmc)、雙列直插式存儲器模塊(dimm)、寄存式dimm(rdimm)、減載式dimm(lrdimm)等。
46.圖2為圖示了根據本公開的實施例的存儲器設備的示圖。
47.參考圖2，存儲器設備100可以包括存儲器單元陣列110、外圍電路120和控制邏輯130。
48.存儲器單元陣列110可以包括多個存儲器塊blk1到blkz。多個存儲器塊blk1到blkz可以通過行線rl連接到行解碼器121。行線rl可以包括至少一個源極選擇線、多個字線和至少一個漏極選擇線。多個存儲器塊blk1到blkz可以通過位線bl1到bln連接到頁緩沖器組123。多個存儲器塊blk1到blkz中的每個存儲器塊可以包括多個存儲器單元。在實施例中，多個存儲器單元可以是非易失性存儲器單元。連接到相同字線的存儲器單元可以定義為一個頁。因此，一個存儲器塊可以包括多個頁。
49.在存儲器單元陣列110中包括的存儲器單元中的每個存儲器單元可以被配置為存儲一個數據位的單級單元(slc)、存儲兩個數據位的多級單元(mlc)、存儲三個數據位的三級單元(tlc)或存儲四個數據位的四級單元(qlc)。
50.外圍電路120可以被配置為在控制邏輯130的控制下對存儲器單元陣列110的所選擇的區域執行編程操作、讀取操作或擦除操作。即，在控制邏輯130的控制下，外圍電路120可以驅動存儲器單元陣列110。例如，在控制邏輯130的控制下，外圍電路120可以將各種操作電壓施加到行線rl和位線bl1到bln，或者可以對施加的電壓放電。
51.具體地，外圍電路120可以包括行解碼器121、電壓生成器122、頁緩沖器組123、列解碼器124、輸入/輸出電路125和感測電路126。
52.行解碼器121可以通過行線rl連接到存儲器單元陣列110。行線rl可以包括至少一個源極選擇線、多個字線和至少一個漏極選擇線。在實施例中，字線可以包括正常字線和虛設字線。在實施例中，行線rl還可以包括管道(pipe)選擇線。
53.行解碼器121可以在控制邏輯130的控制下操作。行解碼器121可以從控制邏輯130接收行地址radd。具體地，行解碼器121可以解碼行地址radd。行解碼器121可以根據經解碼的地址選擇存儲器塊blk1到blkz中的至少一個存儲器塊。此外，行解碼器121可以根據經解碼的地址選擇所選擇的存儲器塊的至少一個字線以將由電壓生成器122生成的電壓施加到至少一個字線wl。
54.例如，在編程操作中，行解碼器121可以將編程電壓施加到所選擇的字線，并且將具有比編程電壓的電壓電平低的電壓電平的編程通過電壓施加到未選擇的字線。在編程驗證操作中，行解碼器121可以將驗證電壓施加到所選擇的字線，并且可以將具有比驗證電壓的電壓電平高的電壓電平的驗證通過電壓施加到未選擇的字線。在讀取操作中，行解碼器121可以將讀取電壓施加到所選擇的字線，并且可以將高于讀取電壓的讀取通過電壓施加到未選擇的字線。
55.在實施例中，存儲器設備100的擦除操作可以以存儲器塊為單位執行。在擦除操作中，行解碼器121可以根據經解碼的地址選擇一個存儲器塊。在擦除操作中，行解碼器121可以將接地電壓施加到與所選擇的存儲器塊連接的字線。
56.電壓生成器122可以在控制邏輯130的控制下操作。具體地，在控制邏輯130的控制下，電壓生成器122可以通過使用供應給存儲器設備100的外部電源電壓來生成多個電壓。例如，在控制邏輯130的控制下，電壓生成器122可以生成編程電壓、驗證電壓、通過電壓、讀取電壓、擦除電壓等。即，電壓生成器122可以響應于操作信號opsig來生成在編程操作、讀取操作和擦除操作中使用的各種操作電壓vop。
57.在實施例中，電壓生成器122可以通過調節外部電源電壓來生成內部電源電壓。由電壓生成器122生成的內部電源電壓可以用作存儲器單元陣列110的操作電壓。
58.在實施例中，電壓生成器122可以通過使用外部電源電壓或內部電源電壓來生成多個電壓。例如，電壓生成器122可以包括接收內部電源電壓的多個泵浦電容器，并且可以在控制邏輯130的控制下通過選擇性地激活多個泵浦電容器來生成多個電壓。另外，所生成的多個電壓可以通過行解碼器121供應給存儲器單元陣列110。
59.頁緩沖器組123可以包括第一到第n頁緩沖器pb1到pbn。第一到第n頁緩沖器pb1到pbn可以分別通過第一到第n位線bl1到bln連接到存儲器單元陣列110。此外，第一到第n頁緩沖器pb1到pbn可以在控制邏輯130的控制下操作。具體地，第一到第n頁緩沖器pb1到pbn可以響應于頁緩沖器控制信號pbsignals而操作。例如，第一到第n頁緩沖器pb1到pbn可以臨時存儲通過第一到第n位線bl1到bln接收的數據，或在讀取或驗證操作中感測位線bl1到bln的電壓或電流。
60.具體地，在編程操作中，當將編程電壓施加到所選擇的字線時，第一到第n頁緩沖器pb1到pbn可以通過第一到第n位線bl1到bln將通過輸入/輸出電路125接收的數據data傳送給所選擇的存儲器單元。所選擇的頁的存儲器單元可以根據所傳送的數據data來編程。
與向其施加編程允許電壓(例如接地電壓)的位線連接的存儲器單元可以具有增加的閾值電壓。與向其施加編程禁止電壓(例如電源電壓)的位線連接的存儲器單元的閾值電壓可以被維持。
61.在編程驗證操作中，第一到第n頁緩沖器pb1到pbn可以通過第一到第n位線bl1到bln從所選擇的存儲器單元讀取頁數據。
62.在讀取操作中，第一到第n頁緩沖器pb1到pbn在列解碼器124的控制下可以通過第一到第n位線bl1到bln從所選擇的頁的存儲器單元讀取數據data，并且可以將所讀取的數據data輸出給輸入/輸出電路125。
63.在擦除操作中，第一到第n頁緩沖器pb1到pbn可以使第一到第n位線bl1到bln浮置。
64.列解碼器124可以響應于列地址cadd在輸入/輸出電路125與頁緩沖器組123之間傳遞數據。例如，列解碼器124可以通過數據線dl與第一到第n頁緩沖器pb1到pbn傳遞數據，或通過列線cl與輸入/輸出電路125傳遞數據。
65.輸入/輸出電路125可以將從存儲器控制器200接收的命令cmd和地址addr傳送給控制邏輯130，或與列解碼器124交換數據data。
66.在讀取操作或驗證操作中，感測電路126可以響應于允許位vrybit信號生成參考電流，并且通過將從頁緩沖器組123接收的感測電壓vpb與由參考電流生成的參考電壓進行比較來輸出通過信號pass或失敗信號fail。
67.控制邏輯130可以通過響應于命令cmd和地址addr來輸出操作信號opsig、行地址radd、頁緩沖器控制信號pbsignals和允許位vrybit來控制外圍電路120。
68.此外，控制邏輯130可以響應于通過信號pass或失敗信號fail來確定驗證操作是通過還是失敗。另外，控制邏輯130可以控制頁緩沖器組123將驗證信息(包括通過信號pass或失敗信號fail)臨時存儲在頁緩沖器組123中。具體地，控制邏輯130可以響應于通過信號pass或失敗信號fail確定存儲器單元的編程狀態。例如，當存儲器單元作為三級單元(tlc)操作時，控制邏輯130可以確定存儲器單元的編程狀態是否為擦除狀態e或第一到第七編程狀態p1到p7中的任何一種狀態。
69.圖3為圖示了根據本公開的實施例的存儲器塊的示圖。
70.參考圖3，在存儲器塊blki中，彼此并行布置的多個字線可以被連接在第一選擇線與第二選擇線之間。第一選擇線可以是源極選擇線ssl，并且第二選擇線可以是漏極選擇線dsl。更具體地，存儲器塊blki可以包括多個串st，該多個串st被連接在位線bl1到bln與源極線sl之間。位線bl1到bln可以分別連接到串st，并且源極線sl可以共同連接到串st。串st可以彼此相同地配置，并且因此，連接到第一位線bl1的串st將作為示例詳細描述。
71.串st可以包括在源極線sl與第一位線bl1之間彼此串聯連接的源極選擇晶體管sst、多個存儲器單元f1到f16和漏極選擇晶體管dst。至少一個源極選擇晶體管sst和至少一個漏極選擇晶體管dst可以被包括在一個串st中，并且數目大于附圖中所示的存儲器單元f1到f16的數目的存儲器單元可以被包括在一個串st中。
72.源極選擇晶體管sst的源極可以連接到源極線sl，并且漏極選擇晶體管dst的漏極可以連接到第一位線bl1。存儲器單元mc1到mc16可以串聯連接在源極選擇晶體管sst與漏極選擇晶體管dst之間。在不同串st中包括的源極選擇晶體管sst的柵極可以連接到源極選
擇線ssl，并且在不同串st中包括的漏極選擇晶體管dst的柵極可以連接到漏極選擇線dsl。存儲器單元f1到f16的柵極可以連接到多個字線wl1到wl16。在不同串st中包括的存儲器單元中連接到相同字線的一組存儲器單元可以被稱為物理頁ppg。因此，對應于多個字線wl1到wl16的物理頁ppg可以被包括在存儲器塊blki中。
73.存儲器單元中的每個存儲器單元可以被配置為存儲一個數據位的單級單元(slc)、存儲兩個數據位的多級單元(mlc)、存儲三個數據位的三級單元(tlc)或存儲四個數據位的四級單元(qlc)。
74.slc可以存儲一位數據。slc的一個物理頁pg可以存儲一個邏輯頁(lpg)數據。一個lpg數據可以包括其數目與在一個物理頁pg中包括的單元相對應的數據位。
75.mlc、tlc和qlc可以存儲兩位或更多位數據。一個物理頁pg可以存儲兩個或更多lpg數據。
76.圖4為圖示了根據本公開的實施例的存儲器塊的示圖。
77.參考圖4，圖示了圖2中所示的存儲器塊blk1到blkz中的任何一個存儲器塊blka。存儲器塊blka可以包括多個單元串cs11到cs1m和cs21到cs2m。在實施例中，多個單元串cs11到cs1m和cs21到cs2m中的每個單元串可以呈
‘
u’形狀形成。在存儲器塊blka中，m個單元串可以布置在行方向(即+x方向)上。
78.同時，盡管在圖4中圖示了兩個單元串布置在列方向(即+y方向)上的情況，然而這是為了描述方便，并且三個單元串可以布置在列方向上將為顯而易見的。
79.多個單元串cs11到cs1m和cs21到cs2m中的每個單元串可以包括至少一個源極選擇晶體管sst、第一到第n存儲器單元mc1到mcn、管道晶體管pt和至少一個漏極選擇晶體管dst。
80.選擇晶體管sst和dst以及存儲器單元mc1到mcn可以具有彼此類似的結構。在實施例中，選擇晶體管sst和dst以及存儲器單元mc1到mcn中的每一者可以包括通道層、隧穿絕緣層、電荷存儲層和阻擋絕緣層。在實施例中，可以在每個單元串中提供用于提供通道層的柱。在實施例中，可以在每個單元串中提供用于提供通道層、隧穿絕緣層、電荷存儲層和阻擋絕緣層中的至少一者的柱。
81.每個單元串的源極選擇晶體管sst可以被連接在公共源極線csl與存儲器單元mc1到mcp之間。
82.在實施例中，布置在相同行上的單元串的源極選擇晶體管可以連接到在行方向上延伸的源極選擇線，并且布置在不同行上的單元串的源極選擇晶體管可以連接到不同源極選擇線。參考圖4，第一行上的單元串cs11到cs1m的源極選擇晶體管可以連接到第一源極選擇線ssl1。第二行上的單元串cs21到cs2m的源極選擇晶體管可以連接到第二源極選擇線ssl2。
83.在另一實施例中，單元串cs11到cs1m和cs21到cs2m的源極選擇晶體管可以共同連接到一個源極選擇線。
84.每個單元串的第一到第n存儲器單元mc1到mcn可以被連接在源極選擇晶體管sst與漏極選擇晶體管dst之間。
85.第一到第n存儲器單元mc1到mcn可以被劃分為第一到第p存儲器單元mc1到mcp以及第(p+1)到第n存儲器單元mcp+1到mcn。第一到第p存儲器單元mc1到mcp可以順序地布置
在與+z方向相對的方向上，并且可以串聯連接在源極選擇晶體管sst與管道晶體管pt之間。第(p+1)到第n存儲器單元mcp+1到mcn可以順序地布置在+z方向上，并且可以串聯連接在管道晶體管pt與漏極選擇晶體管dst之間。第一到第p存儲器單元mc1到mcp以及第(p+1)到第n存儲器單元mcp+1到mcn可以通過管道晶體管pt連接。每個單元串的第一到第n存儲器單元mc1到mcn的柵極電極可以分別連接到第一到第n字線wl1到wln。
86.每個單元串的管道晶體管pt的柵極可以連接到管道線pl。
87.每個單元串的漏極選擇晶體管dst可以被連接在對應位線與存儲器單元mcp+1到mcn之間。布置在行方向上的單元串可以連接到在行方向上延伸的漏極選擇線。第一行上的單元串cs11到cs1m的漏極選擇晶體管可以連接到第一漏極選擇線dsl1。第二行上的單元串cs21到cs2m的漏極選擇晶體管可以連接到第二漏極選擇線dsl2。
88.布置在列方向上的單元串可以連接到在列方向上延伸的位線。參考圖4，第一列上的單元串cs11和cs21可以連接到第一位線bl1。第m列上的單元串cs1m和cs2m可以連接到第m位線blm。
89.布置在行方向上的單元串中連接到相同字線的存儲器單元可以構成一個頁。例如，第一行上的單元串cs11到cs1m中連接到第一字線wl1的存儲器單元可以構成一個頁。第二行上的單元串cs21到cs2m中連接到第一字線wl1的存儲器單元可以構成另一頁。當選擇漏極選擇線dsl1和dsl2中的任何一個漏極選擇線時，可以選擇布置在一個行方向上的單元串。當選擇字線wl1到wln中的任何一個字線時，可以在所選擇的單元串中選擇一個頁。
90.在另一實施例中，可以提供偶數位線和奇數位線來代替第一到第m位線bl1到blm。另外，布置在行方向上的單元串cs11到cs1m或cs21到cs2m中的偶數編號的單元串可以分別連接到偶數位線，并且布置在行方向上的單元串cs11到cs1m或cs21到cs2m中的奇數編號的單元串可以分別連接到奇數位線。
91.在實施例中，第一到第n存儲器單元mc1到mcn中的至少一個存儲器單元可以用作虛設存儲器單元。例如，可以提供至少一個虛設存儲器單元以減小源極選擇晶體管sst與存儲器單元mc1到mcp之間的電場。備選地，可以提供至少一個虛設存儲器單元以減小漏極選擇晶體管dst與存儲器單元mcp+1到mcn之間的電場。當虛設存儲器單元的數目增加時，存儲器塊blka的操作的可靠性得到提高。另一方面，存儲器塊blka的大小增加。當虛設存儲器單元的數目減少時，存儲器塊blka的大小減小。另一方面，存儲器塊blka的操作的可靠性可能會劣化。
92.為了高效地控制至少一個虛設存儲器單元，虛設存儲器單元可以具有所需的閾值電壓。在存儲器塊blka的擦除操作之前或之后，可以對全部或一些虛設存儲器單元執行編程操作。當在執行編程操作之后執行擦除操作時，虛設存儲器單元的閾值電壓控制向與相應虛設存儲器單元連接的虛設字線施加的電壓，使得虛設存儲器單元可以具有所需的閾值電壓。
93.圖5為圖示了根據本公開的實施例的存儲器塊的示圖。
94.參考圖5，圖示了圖2中所示的存儲器塊blk1到blkz中的一個存儲器塊的另一實施例blkb。存儲器塊blkb可以包括多個單元串cs11’到cs1m’和cs21’到cs2m’。多個單元串cs11’到cs1m’和cs21’到cs2m’中的每個單元串可以沿+z方向延伸。多個單元串cs11’到cs1m’和cs21’到cs2m’中的每個單元串可以包括在存儲器塊blkb下方的襯底(未示出)上堆
疊的至少一個源極選擇晶體管sst、第一到第n存儲器單元mc1到mcn和至少一個漏極選擇晶體管dst。
95.每個單元串的源極選擇晶體管sst可以被連接在公共源極線csl與存儲器單元mc1到mcn之間。布置在相同行上的單元串的源極選擇晶體管可以連接到相同源極選擇線。布置在第一行上的單元串cs11’到cs1m’的源極選擇晶體管可以連接到第一源極選擇線ssl1。布置在第二行上的單元串cs21’到cs2m’的源極選擇晶體管可以連接到第二源極選擇線ssl2。在另一實施例中，單元串cs11’到cs1m’和cs21’到cs2m’的源極選擇晶體管可以共同連接到一個源極選擇線。
96.每個單元串的第一到第n存儲器單元mc1到mcn可以串聯連接在源極選擇晶體管sst與漏極選擇晶體管dst之間。第一到第n存儲器單元mc1到mcn的柵極電極可以分別連接到第一到第n字線wl1到wln。
97.每個單元串的漏極選擇晶體管dst可以被連接在對應位線與存儲器單元mc1到mcn之間。布置在行方向上的單元串的漏極選擇晶體管可以連接到在行方向上延伸的漏極選擇線。第一行上的單元串cs11’到cs1m’的漏極選擇晶體管可以連接到第一漏極選擇線dsl1。第二行上的單元串cs21’到cs2m’的漏極選擇晶體管可以連接到第二漏極選擇線dsl2。
98.因此，除了在圖5中的每個單元串中去除了管道晶體管pt之外，圖5的存儲器塊blkb可以具有與圖4的存儲器塊blka的電路類似的電路。
99.在另一實施例中，可以提供偶數位線和奇數位線來代替第一到第m位線bl1到blm。另外，布置在行方向上的單元串cs11’到cs1m’或cs21’到cs2m’中的偶數編號的單元串可以分別連接到偶數位線，并且布置在行方向上的單元串cs11’到cs1m’或cs21’到cs2m’中的奇數編號的單元串可以分別連接到奇數位線。
100.在實施例中，第一到第n存儲器單元mc1到mcn中的至少一個存儲器單元可以用作虛設存儲器單元。例如，可以提供至少一個虛設存儲器單元以減小源極選擇晶體管sst與存儲器單元mc1到mcp之間的電場。備選地，可以提供至少一個虛設存儲器單元以減小漏極選擇晶體管dst與存儲器單元mcp+1到mcn之間的電場。
101.圖6為圖示了根據本公開的實施例的編程操作的示圖。
102.參考圖6，形成多個編程狀態的編程操作可以包括m個編程循環。每個編程循環可以包括將編程電壓施加到所選擇的字線的操作以及將驗證電壓施加到所選擇的字線的操作。可以在編程階段中包括施加編程電壓的操作，并且可以在驗證階段中包括施加驗證電壓的操作。將編程電壓施加到所選擇的字線的操作可以是增加存儲器單元的閾值電壓的操作，并且施加驗證電壓的操作可以是通過確定閾值電壓來檢查對應存儲器單元是否已經達到目標編程狀態的操作。例如，第一編程循環可以包括施加第一編程電壓vpgm1和多個驗證電壓vvf1到vvf7的操作。出于描述方便起見，已說明在所有編程循環中施加七個驗證電壓。然而，驗證電壓的數目不限于此，并且可以施加不同驗證電壓。
103.當順序地執行編程循環時，編程電壓可以增加階躍電壓(δvpgm)。這被稱為增量步進脈沖編程(ispp)方法。例如，在第二編程循環中施加到所選擇的字線的第二編程電壓vpgm2可以比第一編程電壓vpgm1高階躍電壓(δvpgm)。出于描述方便起見，圖示了階躍電壓為固定的。然而，階躍電壓可以動態地改變。
104.在執行m個編程循環時達到目標編程狀態的存儲器單元可以處于不再進行編程的
編程禁止狀態。盡管后續編程循環被執行，但是可以維持處于編程禁止狀態的存儲器單元的閾值電壓。例如，在第二編程循環中已經被完全編程到作為目標編程狀態的第二編程狀態p2的存儲器單元可以在第三編程循環中處于編程禁止狀態。在實施例中，已經達到目標編程狀態的存儲器單元的位線可以被預充電到編程禁止電壓。當位線被預充電到編程禁止電壓時，存儲器單元的通道可以由編程電壓自升壓，并且存儲器單元可能不被編程。
105.圖7為圖示了根據本公開的實施例的編程循環的示圖。
106.參考圖7，編程循環可以包括編程階段和驗證階段。
107.編程階段可以是其中編程電壓被施加到字線以使得所選擇的存儲器單元的閾值電壓被包括在目標編程狀態中的時段。編程階段可以是其中所選擇的存儲器單元的編程狀態變為目標編程狀態的時段。編程階段可以是其中編程電壓vpgm被施加到所選擇的字線并且將通過電壓vpass施加到未選擇的字線的時段。
108.驗證階段可以是其中驗證在編程階段之后所選擇的存儲器單元的編程狀態是否已經達到目標編程狀態的時段。驗證階段可以包括其中感測位線的時段。在驗證階段中，感測電路126可以響應于允許位信號vrybit生成參考電流，并且可以通過將從頁緩沖器組123接收的感測電壓vpb與由參考電流生成的參考電壓進行比較來輸出通過信號pass或失敗信號fail。感測電路126可以通過將從頁緩沖器組123接收的感測電流與參考電流進行比較來輸出通過信號pass或失敗信號fail。盡管已經描述了感測電路126將感測電壓vpb與參考電壓進行比較，但是感測電路126可以通過將感測電流ipb與參考電流進行比較來輸出通過信號pass或失敗信號fail。
109.例如，當對第六編程狀態p6的驗證在第k編程循環之前通過時，第k編程循環和第k編程循環之后的編程循環可以是用于形成第七編程狀態p7的編程循環。其目標編程狀態為第六編程狀態p6的存儲器單元可以處于編程禁止狀態，并且可能從第k編程循環開始不被編程。例如，可以將電源電壓vcc施加到達到作為目標編程狀態的第六編程狀態p6的存儲器單元的位線，以使得達到第六編程狀態p6的存儲器單元可以處于編程禁止狀態。其目標編程狀態為第七編程狀態p7的存儲器單元可以處于編程允許狀態，并且可以從第k編程循環開始被編程。具體地，可以將接地電壓gnd或0v施加到達到作為目標編程狀態的第七編程狀態p7的存儲器單元的位線，以使得達到作為目標編程狀態的第七編程狀態p7的存儲器單元可以被編程。
110.圖8為根據本公開的實施例的編程操作的時序圖。
111.參考圖8，圖示了包括編程階段和驗證階段的任何一個編程循環的時序圖。編程操作的任何一個編程循環可以在第一到第六時間t1到t6期間執行。第一到第四時間t1到t4可以構成編程階段，并且第四到第六時間t4到t6可以構成驗證階段。
112.首先，在第一時間t1處，可以將選擇電壓von施加到所選擇的漏極選擇線和所選擇的源極選擇線selected dsl/ssl以接通選擇晶體管dst/sst。另外，可以將第一電壓v1施加到所選擇的字線selected wl和未選擇的字線unselected wls。可以將接地電壓gnd施加到未選擇的源極選擇線unselected ssls和未選擇的漏極選擇線unselected dsls。當施加接地電壓gnd時，可以關斷連接到未選擇的源極選擇線unselected ssls和未選擇的漏極選擇線unselected dsls的源極選擇晶體管sst和漏極選擇晶體管dst，并且因此，可以將編程禁止電壓施加到未選擇的串的通道。
113.另外，在第二時間t2處，可以維持施加到未選擇的字線unselected wls的第一電壓v1，并且電壓電平可以從施加到所選擇的字線selected wl的第一電壓v1增加到編程電壓vpgm。第一電壓v1可以是具有與通過電壓vpass的電壓電平相同的電壓電平的電壓，或可以是具有比通過電壓vpass的電壓電平高的電壓電平并且具有比編程電壓vpgm的電壓電平低的電壓電平的電壓。在其中將編程允許電壓或編程禁止電壓施加到位線的狀態下，可以將編程電壓vpgm施加到所選擇的字線selected wl，以使得連接到所選擇的字線selected wl的存儲器單元中的所選擇的存儲器單元可以被編程。
114.在第三時間t3處，可以將通過電壓vpass施加到所有字線selected wl和unselected wls。此外，可以在某個時間tvph期間施加向所有字線selected wl和unselected wls施加的通過電壓vpass。即，在將編程電壓vpgm施加到所選擇的字線selected wl之后，可以在執行驗證階段之前均等地設置施加到所有字線的電壓電平。某個時間tvph可以是通過電壓維持時間。另外，可以在通過電壓維持時間期間執行未選擇的串的通道初始化操作。具體地，當將通過電壓施加到與所選擇的字線selected wl連接的存儲器單元時，可以將接通源極選擇晶體管的選擇電壓vs施加到未選擇的源極選擇線unselected ssls。另外，可以將接地電壓施加到未選擇的漏極選擇線unselected dsls。根據本公開的實施例，關斷連接到未選擇的串的漏極選擇線dsl的漏極選擇晶體管dst，并且接通連接到未選擇的串的源極選擇線ssl的源極選擇晶體管sst。因此，可以僅向源極選擇線ssl的一側對通道電勢放電，并且可以初始化未選擇的串的通道。
115.另外，在第三時間t3執行的未選擇的串的通道初始化操作可以最小化后續在第四到第六時間t4到t6期間執行的驗證階段中的干擾。
116.圖9為根據本公開的實施例的編程操作的時序圖。
117.參考圖9，可以在驗證階段中執行未選擇的串的通道初始化操作。
118.具體地，在將通過電壓vpass施加到所有字線selected wl和unselected wls之后，可以在第四時間t4將接通源極選擇晶體管的選擇電壓vs施加到未選擇的源極選擇線unselected ssls。另外，可以將接地電壓施加到未選擇的漏極選擇線unselected dsls。根據本公開的實施例，可以關斷連接到未選擇的串的漏極選擇線dsl的漏極選擇晶體管dst，并且可以接通連接到未選擇的串的源極選擇線ssl的源極選擇晶體管sst。因此，可以僅向源極選擇線ssl的一側對通道電勢放電，并且可以初始化未選擇的串的通道。
119.圖10為根據本公開的實施例的編程操作期間的任何時間的串的截面圖。
120.參考圖10，圖示了當將編程電壓施加到所選擇的字線時多個串中的任何一個未選擇的串。如圖3到圖5中所描述，多個存儲器塊blk1到blkz可以共用源極線sl。可以通過在對多個存儲器塊blk1到blkz中的所選擇的存儲器塊的編程操作中施加到源極線的編程電壓vpgm將熱空穴引入到未選擇的串中的每個未選擇的串的通道channel。
121.具體地，當將編程電壓施加到所選擇的字線時，可以將具有如下電平的電壓施加到源極選擇晶體管和漏極選擇晶體管：在該電平處，連接到未選擇的串的源極選擇線ssl和漏極選擇線dsl的源極選擇晶體管和漏極選擇晶體管被關斷。即，未選擇的串的通道可以被電氣阻擋而免受源極線sl和位線bl的影響。當在未選擇的串的通道被電氣阻擋而免受源極線sl和位線bl的影響的狀態下由于熱載流子注入(hci)而將熱空穴引入到未選擇的串的通道中時，未選擇的串的通道可以處于浮置狀態。
122.另外，當未選擇的串的通道由施加到所選擇的字線和未選擇的字線的編程電壓vpgm和通過電壓vpass升壓時，未選擇的串的通道電勢可以變為高。當未選擇的串的通道電勢變為高時，干擾可能在后續執行的驗證操作中出現。因此，為了減少由于通道電勢的干擾，有必要初始化未選擇的串的通道。
123.根據本公開的實施例，可以關斷連接到未選擇的串的漏極選擇線的漏極選擇晶體管，并且可以接通連接到未選擇的串的源極選擇線ssl的源極選擇晶體管。因此，可以僅向源極選擇線ssl的一側對通道電勢放電。
124.圖11為根據本公開的實施例的編程操作期間的任何時間的串的截面圖。
125.參考圖11，圖示了在編程操作期間初始化未選擇的串的通道的操作。具體地，可以在施加編程電壓的時段之后的通過電壓維持時段中執行未選擇的串的通道初始化操作。在未選擇的串的通道初始化操作中，可以將接通電壓施加到未選擇的串的源極選擇晶體管sst，并且可以將接地電壓施加到未選擇的串的漏極選擇晶體管dst。可以接通未選擇的串的源極選擇晶體管sst，并且可以關斷未選擇的串的漏極選擇晶體管dst。另外，在通過電壓維持時段中將接通存儲器單元的通過電壓施加到多個字線wl1到wln，并且因此，未選擇的串中的每個未選擇的串的通道channel可以電連接到源極線sl，以使得通道中的熱空穴可以被去除。
126.圖12為圖示了根據本公開的實施例的存儲器設備的操作方法的流程圖。
127.參考圖12，存儲器設備100可以包括連接到多個字線和多個串的多個存儲器單元。此外，存儲器設備100可以執行將編程電壓施加到所選擇的字線的編程電壓施加操作(s1210)。具體地，存儲器設備100可以將編程電壓施加到多個字線中的對應于待存儲數據的存儲器單元的字線，即所選擇的字線。
128.此外，存儲器設備100可以對未選擇的串執行通道初始化操作(s1220)。具體地，存儲器設備100可以將接通電壓施加到多個串中的未選擇的串的源極選擇線。另外，存儲器設備100可以通過將接地電壓施加到多個串中的未選擇的串的漏極選擇線來執行未選擇的串的通道初始化操作。
129.存儲器設備100可以執行將驗證電壓施加到所選擇的字線的驗證操作(s1230)。具體地，存儲器設備100可以執行將驗證電壓施加到所選擇的字線的驗證操作，該驗證電壓用于驗證對應于所選擇的字線的存儲器單元的編程狀態。
130.根據實施例，當存儲器設備100對未選擇的串執行通道初始化操作時，存儲器設備100可以將通過電壓施加到所選擇的字線。
131.根據實施例，當存儲器設備100將編程電壓施加到所選擇的字線時，存儲器設備100可以將接地電壓施加到未選擇的源極選擇線。
132.根據實施例，當存儲器設備100將驗證電壓施加到所選擇的字線時，存儲器設備100可以將接地電壓施加到未選擇的源極選擇線。
133.圖13為圖示了根據本公開的實施例的存儲器控制器的示圖。
134.參考圖13，存儲器控制器1300可以包括處理器1310、ram 1320和ecc電路1330、rom 1360、主機接口1370和閃存接口1380。圖13中所示的存儲器控制器1300可以是圖1中所示的存儲器控制器200的實施例。
135.處理器1310可以通過使用主機接口1370與主機2000通信，并且可以執行邏輯操作
以控制存儲器控制器1300的操作。例如，處理器1310可以基于從主機2000或外部設備接收的請求加載編程命令、數據文件、數據結構等，并且執行各種操作或生成命令和地址。例如，處理器1310可以生成編程操作、讀取操作、擦除操作、掛起操作和參數設置操作所需的各種命令。
136.此外，處理器1310可以執行閃存轉換層(ftl)的功能。處理器250可以通過ftl將由主機2000提供的邏輯塊地址(lba)轉換為物理塊地址(pba)。ftl可以接收通過使用映射表輸入的lba以將lba轉換為pba。ftl的若干地址映射方法根據映射單元而存在。代表性地址映射方法可以包括頁映射方法、塊映射方法和混合映射方法。
137.此外，處理器1310可以在沒有來自主機2000的任何請求的情況下生成命令。例如，處理器1310可以生成用于后臺操作的命令，該后臺操作諸如為用于存儲器設備100的損耗均衡的操作和用于存儲器設備100的垃圾收集的操作。
138.ram 1320可以用作處理器1310的緩沖存儲器、工作存儲器或高速緩存存儲器。此外，ram 1320可以存儲處理器1310執行的代碼和命令。ram 1320可以存儲由處理器1310處理的數據。另外，可以實施ram 1320，ram 1320包括靜態ram(sram)或動態ram(dram)。
139.ecc電路1330可以檢測編程操作或讀取操作中的錯誤，并且可以校正所檢測的錯誤。具體地，ecc電路1330可以根據錯誤校正碼(ecc)來執行錯誤校正操作。此外，ecc電路1330可以基于待寫入到存儲器設備100的數據來執行ecc編碼。對其執行ecc編碼的數據可以通過閃存接口1380傳送給存儲器設備100。另外，ecc電路1330可以對通過閃存接口1380從存儲器設備100接收的數據執行ecc解碼。
140.rom 1360可以用作用于存儲各種信息的存儲單元，該各種信息為操作存儲器控制器1300所需的。具體地，rom 1360可以包括映射表，并且物理到邏輯地址信息和邏輯到物理地址信息可以被存儲在映射表中。此外，rom 1360可以由處理器1310控制。
141.主機接口1370可以包括用于在主機2000與存儲器控制器1300之間交換數據的協議。具體地，主機接口1370可以通過以下各種接口協議中的至少一種接口協議與主機2000通信：通用串行總線(usb)協議、多媒體卡(mmc)協議、外圍部件互聯(pci)協議、pci快速(pci-e)協議、高級技術附件(ata)協議、串行ata協議、并行ata協議、小型計算機系統接口(scsi)協議、增強小型磁盤接口(esdi)協議、集成驅動電子器件(ide)協議、專用協議等。
142.閃存接口1380在處理器1310的控制下可以通過使用通信協議與存儲器設備100通信。具體地，閃存接口1380可以通過通道與存儲器設備100傳遞命令、地址和數據。例如，閃存接口1380可以包括nand接口。
143.圖14為圖示了根據本公開的實施例的存儲器卡系統的示圖。
144.參考圖14，存儲器卡系統3000可以包括存儲器控制器3100、存儲器設備3200和連接器3300。
145.存儲器控制器3100可以連接到存儲器設備3200。存儲器控制器3100可以訪問存儲器設備3200。例如，存儲器控制器3100可以控制對存儲器設備3200的讀取、寫入、擦除和后臺操作。存儲器控制器3100可以提供存儲器設備3200與主機之間的接口。此外，存儲器控制器3100可以驅動固件，該固件控制存儲器設備3200。
146.例如，存儲器控制器3100可以包括諸如隨機存取存儲器(ram)、處理單元、主機接口、存儲器接口和錯誤校正器的部件。
147.存儲器控制器3100可以通過連接器3300與外部設備通信。存儲器控制器3100可以根據特定通信協議與外部設備(例如主機)通信。示例性地，存儲器控制器3100可以通過以下各種通信協議中的至少一種通信協議與外部設備通信：通用串行總線(usb)、多媒體卡(mmc)、嵌入式mmc(emmc)、外圍部件互聯(pci)、pci快速(pcie)、高級技術附件(ata)、串行ata(sata)、并行ata(pata)、小型計算機系統接口(scsi)、增強小型磁盤接口(esdi)、集成驅動電子器件(ide)、火線、通用閃存(ufs)、wi-fi、藍牙、nvme等。
148.示例性地，存儲器設備3200可以用各種非易失性存儲器設備實施，各種非易失性存儲器設備諸如為電可擦除可編程rom(eeprom)、nand閃存存儲器、nor閃存存儲器、相變ram(pram)、電阻ram(reram)、鐵電ram(fram)和自旋轉移扭矩磁ram(stt-mram)。
149.存儲器控制器3100和存儲器設備3200可以集成到單個半導體設備中以構成存儲器卡。例如，存儲器控制器3100和存儲器設備3200可以構成存儲器卡，諸如pc卡(個人計算機存儲器卡國際協會(pcmcia))、緊湊型閃存(cf)卡、智能媒體卡(sm和smc)、存儲器棒、多媒體卡(mmc、rs-mmc、mmcmicro和emmc)、sd卡(sd、minisd、microsd和sdhc)和通用閃存(ufs)。
150.圖15為圖示了根據本公開的實施例的固態驅動裝置(ssd)的示圖。
151.參考圖15，ssd系統4000可以包括主機4100和ssd 4200。ssd4200可以通過信號連接器4001與主機4100交換信號sig，并且可以通過電源連接器4002接收功率pwr。ssd 4200可以包括ssd控制器4210、多個閃存存儲器4221到422n、輔助電源4230和緩沖存儲器4240。
152.在實施例中，ssd控制器4210可以用作參考圖1描述的存儲器控制器200。ssd控制器4210可以響應于從主機4100接收的信號sig控制多個閃存存儲器4221到422n。示例性地，信號sig可以是基于主機4100與ssd 4200之間的接口的信號。例如，信號sig可以是通過以下接口中的至少一個接口限定的信號：通用串行總線(usb)、多媒體卡(mmc)、嵌入式mmc(emmc)、外圍部件互聯(pci)、pci快速(pcie)、高級技術附件(ata)、串行ata(sata)、并行ata(pata)、小型計算機系統接口(scsi)、增強小型磁盤接口(esdi)、集成驅動電子器件(ide)、火線、通用閃存(ufs)、wi-fi、藍牙、nvme等。
153.輔助電源4230可以通過電源連接器4002連接到主機4100。輔助電源4230可以從主機4100接收輸入的功率pwr，并且可以對功率pwr充電。當來自主機4100的供電不平穩時，輔助電源4230可以為ssd 4200提供功率。示例性地，輔助電源4230可以位于ssd 4200中，或可以位于ssd 4200外部。例如，輔助電源4230可以位于主板上，并且可以將輔助功率提供給ssd 4200。
154.緩沖存儲器4240可以作為ssd 4200的緩沖存儲器操作。例如，緩沖存儲器4240可以臨時存儲從主機4100接收的數據或從多個閃存存儲器4221到422n接收的數據，或緩沖存儲器4240可以臨時存儲閃存存儲器4221到422n的元數據(例如映射表)。緩沖存儲器4240可以包括諸如dram、sdram、ddr sdram、lpddr sdram和gram的易失性存儲器，或諸如fram、reram、stt-mram和pram的非易失性存儲器。
155.圖16為圖示了根據本公開的實施例的用戶系統的示圖。
156.參考圖16，用戶系統5000可以包括應用處理器5100、存儲器模塊5200、網絡模塊5300、存儲模塊5400和用戶接口5500。
157.應用處理器5100可以驅動在用戶系統5000、操作系統(os)、用戶程序等中包括的
部件。示例性地，應用處理器5100可以包括控制器，該控制器控制在用戶系統5000、接口、圖形引擎等中包括的部件。應用處理器5100可以提供為片上系統(soc)。
158.存儲器模塊5200可以作為用戶系統5000的主存儲器、工作存儲器、緩沖存儲器或高速緩存存儲器操作。存儲器模塊5200可以包括諸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdram、lpddr2 sdram和lpddr3 sdram的易失性隨機存取存儲器，以及諸如pram、reram、mram和fram的非易失性隨機存取存儲器。示例性地，應用處理器5100和存儲器模塊5200可以通過基于疊層封裝(pop)進行封裝而被提供為一個半導體封裝。
159.網絡模塊5300可以與外部設備通信。示例性地，網絡模塊5300可以支持無線通信，諸如碼分多址(cdma)、全球移動通信系統(gsm)、寬帶cdma(wcdma)、cdma-2000、時分多址(tdma)、長期演進(lte)、wimax、wlan、uwb、藍牙和wi-fi。示例性地，網絡模塊5300可以包括在應用處理器5100中。
160.存儲模塊5400可以存儲數據。例如，存儲模塊5400可以存儲從應用處理器5100接收的數據。備選地，存儲模塊5400可以將其中存儲的數據傳輸給應用處理器5100。示例性地，存儲模塊5400可以用非易失性半導體存儲器設備實施，該非易失性半導體存儲器設備諸如為相變ram(pram)、磁ram(mram)、電阻ram(rram)、nand閃存、nor閃存或具有三維結構的nand閃存。示例性地，存儲模塊5400可以提供為可移動驅動裝置，諸如用戶系統5000的存儲器卡或外部驅動裝置。
161.示例性地，存儲模塊5400可以包括多個非易失性存儲器設備，并且多個非易失性存儲器設備可以與參考圖1到圖5描述的存儲器設備100等同地操作。存儲模塊5400可以與參考圖1描述的存儲設備1000等同地操作。
162.用戶接口5500可以包括用于將數據或命令輸入給應用處理器5100或將數據輸出給外部設備的接口。示例性地，用戶接口5500可以包括用戶輸入接口，諸如鍵盤、小鍵盤、按鈕、觸控面板、觸摸屏、觸控墊、觸控球、相機、麥克風、陀螺儀傳感器、振動傳感器和壓電元件。用戶接口5500可以包括用戶輸出接口，諸如液晶顯示器(lcd)、有機發光二極管(oled)顯示設備、有源矩陣oled(amoled)顯示設備、led、揚聲器和監測器。
163.根據本公開，能夠提供一種用于執行改進的編程操作的存儲器設備以及存儲器設備的操作方法。
164.盡管已參考本公開的某些示例性實施例示出和描述了本公開，但是本領域技術人員將理解，可以在不脫離如隨附權利要求書和其等同方案所限定的本公開的精神和范圍的情況下在本文中進行形式和細節的各種改變。因此，本公開的范圍不應限于上述示例性實施例，而是應不僅通過隨附權利要求書還通過其等同方案來確定。
165.在上述實施例中，可以選擇性地執行所有步驟，或可以省略部分步驟。在每個實施例中，步驟不必根據所描述次序執行并且可以重新布置。在本說明書和附圖中公開的實施例僅為便于理解本公開的示例，并且本公開不限于此。即，對于本領域技術人員來說顯而易見的是，可以在本公開的技術范圍的基礎上進行各種修改。
166.同時，已在附圖和說明書中描述了本公開的示例性實施例。盡管在此處使用特定術語，但那些僅用于解釋本公開的實施例。因此，本公開不限于上述實施例，并且在本公開的精神和范圍內，許多變型是可能的。對于本領域技術人員來說顯而易見的是，除本文中公開的實施例外，還可以在本公開的技術范圍的基礎上進行各種修改。
技術特征：
1.一種存儲器設備，包括：存儲器單元陣列，包括多個存儲器單元，所述多個存儲器單元被連接到多個字線和多個串；以及外圍電路，被配置為對所述多個存儲器單元中被連接到所選擇的字線的所選擇的存儲器單元執行編程操作，其中當所述外圍電路在所述編程操作期間將通過電壓施加到所述所選擇的字線以接通所述所選擇的存儲器單元時，所述外圍電路被配置為將選擇電壓施加到未選擇的源極線以接通源極選擇晶體管，并且被配置為將接地電壓施加到未選擇的漏極選擇線。2.根據權利要求1所述的存儲器設備，其中所述編程操作包括：編程階段，包括其中所述編程電壓被施加到所述所選擇的字線的時段以及其中所述通過電壓被施加到所述所選擇的字線的時段，以及驗證階段，包括其中驗證所述所選擇的存儲器單元的編程狀態的驗證電壓被施加到所述所選擇的字線的時段。3.根據權利要求2所述的存儲器設備，其中當所述外圍電路將所述編程電壓施加到所述所選擇的字線時，所述外圍電路將所述接地電壓施加到所述未選擇的源極選擇線。4.根據權利要求2所述的存儲器設備，其中當所述外圍電路將所述驗證電壓施加到所述所選擇的字線時，所述外圍電路將所述接地電壓施加到所述未選擇的源極選擇線。5.根據權利要求1所述的存儲器設備，其中所述外圍電路包括被配置為生成內部電壓的電壓生成器，所述內部電壓包括被用于執行所述編程操作的所述通過電壓和所述選擇電壓。6.根據權利要求1所述的存儲器設備，包括控制邏輯，所述控制邏輯被配置為控制所述外圍電路以將電壓施加到所述多個字線和所述多個串。7.根據權利要求1所述的存儲器設備，其中所述選擇電壓的電壓電平高于所述源極選擇晶體管的閾值電壓的電壓電平，并且其中所述選擇電壓的電壓電平低于所述通過電壓的電壓電平。8.一種用于操作存儲器設備的方法，所述存儲器設備具有多個存儲器單元，所述多個存儲器單元被連接到多個字線和多個串，所述方法包括：執行將編程電壓施加到所述多個字線中的所選擇的字線的編程電壓施加操作；通過將接通電壓施加到所述多個串中的未選擇的串的源極選擇線以及將接地電壓施加到所述未選擇的串的漏極選擇線，對所述多個串中的所述未選擇的串執行通道初始化操作；以及執行將驗證電壓施加到所述所選擇的字線的驗證操作。9.根據權利要求8所述的方法，其中執行所述通道初始化操作還包括：將通過電壓施加到所述所選擇的字線，以接通對應于所述所選擇的字線的所述所選擇的存儲器單元。10.根據權利要求8所述的方法，其中在執行所述編程電壓施加操作時，在所述編程電壓被施加到所述所選擇的字線的同時，所述接地電壓被施加到所述未選擇的源極選擇線。11.根據權利要求8所述的方法，其中在執行所述驗證操作時，在所述驗證電壓被施加到所述所選擇的字線的同時，所述接地電壓被施加到所述未選擇的源極選擇線。
12.根據權利要求8所述的方法，其中所述接通電壓的電壓電平高于所述源極選擇晶體管的閾值電壓的電壓電平，并且其中所述接通電壓的電壓電平低于被施加到所述所選擇的字線的通過電壓的電壓電平。13.一種存儲器設備，包括：存儲器單元陣列，包括多個存儲器單元，所述多個存儲器單元被連接到多個字線和多個串；以及外圍電路，被配置為：將編程電壓施加到所述多個字線中的所選擇的字線，以及將通過電壓施加到所述所選擇的字線以接通對應于所述所選擇的字線的所選擇的存儲器單元；以及隨后將選擇電壓施加到未選擇的源極選擇線以接通對應于未選擇的源極選擇線的源極選擇晶體管，以及將接地電壓施加到未選擇的漏極選擇線。14.根據權利要求13所述的存儲器設備，其中當所述外圍電路將所述通過電壓施加到所述所選擇的字線以接通對應于所述所選擇的字線的所述所選擇的存儲器單元時，所述外圍電路被配置為將所述接地電壓施加到所述未選擇的源極選擇線和所述未選擇的漏極選擇線。15.根據權利要求13所述的存儲器設備，其中所述外圍電路還包括被配置為生成內部電壓的電壓生成器，所述內部電壓包括所述編程電壓、所述通過電壓和所述選擇電壓。16.根據權利要求13所述的存儲器設備，包括控制邏輯，所述控制邏輯被配置為控制所述外圍電路以將電壓施加到所述多個字線和所述多個串。
技術總結
本公開的實施例涉及存儲器設備及其操作方法。一種存儲器設備包括：存儲器單元陣列，具有多個存儲器單元，多個存儲器單元被連接到多個字線和多個串；以及外圍電路，用于對多個存儲器單元中被連接到所選擇的字線的所選擇的存儲器單元執行編程操作。當外圍電路在編程操作期間將通過電壓施加到所選擇的字線以接通所選擇的存儲器單元時，外圍電路被配置為將選擇電壓施加到未選擇的源極線以接通源極選擇晶體管，并且被配置為將接地電壓施加到未選擇的漏極選擇線。的漏極選擇線。的漏極選擇線。
