控制突觸元件中電阻逐漸變化的裝置和方法與流程
1.本發(fā)明涉及在實(shí)現(xiàn)神經(jīng)形態(tài)系統(tǒng)時(shí)能夠控制電導(dǎo)率逐漸變化的存儲(chǔ)器裝置。更具體地，本發(fā)明涉及一種存儲(chǔ)器裝置，其中從存儲(chǔ)器陣列中選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。
背景技術(shù)：
2.人工智能半導(dǎo)體產(chǎn)業(yè)可以說(shuō)處于萌芽階段。半導(dǎo)體設(shè)計(jì)和制造公司最近開(kāi)始發(fā)布測(cè)試產(chǎn)品或早期版本的產(chǎn)品。這些測(cè)試產(chǎn)品或早期版本的產(chǎn)品都是基于cmos的第一代人工智能半導(dǎo)體產(chǎn)品，從材料的角度來(lái)看與現(xiàn)有的半導(dǎo)體產(chǎn)品沒(méi)有什么不同。因此，期望在第二代人工智能半導(dǎo)體中引入和利用新材料。
3.對(duì)于具有類似于生物神經(jīng)網(wǎng)絡(luò)的集成度的第二代人工半導(dǎo)體，需要將具有生物突觸的所有基本特征的人工突觸實(shí)現(xiàn)為一個(gè)元件。生物系統(tǒng)的突觸伴隨著用于處理從神經(jīng)元遞送的信號(hào)的過(guò)程中的突觸權(quán)重的改變，并且通過(guò)其表現(xiàn)出學(xué)習(xí)和存儲(chǔ)功能。因此，人工突觸元件旨在模擬生物突觸以輸出突觸權(quán)重的變化作為電流(或電阻)，從而表現(xiàn)出學(xué)習(xí)和存儲(chǔ)功能。為此，開(kāi)發(fā)一種其中發(fā)生可控和可區(qū)分的逐漸的電流(或電阻)變化的元件是非常重要的。在最理想的人工突觸元件中，逐漸的電流(或電阻)變化可以與所施加的脈沖的數(shù)量精確地成比例地發(fā)生。
4.為了實(shí)現(xiàn)該目的，已經(jīng)提出并制造了各種人工突觸元件。在用于制造突觸元件的半導(dǎo)體領(lǐng)域中已經(jīng)研究的技術(shù)中，在電阻可以改變的諸如rram、pram或mram的存儲(chǔ)器陣列中區(qū)分低電阻狀態(tài)和高電阻狀態(tài)，并且關(guān)于區(qū)分狀態(tài)的信息存儲(chǔ)在每個(gè)單元中。已經(jīng)在實(shí)現(xiàn)數(shù)字開(kāi)或關(guān)型的高電阻變化并且根據(jù)這種電阻變化讀取存儲(chǔ)器陣列中的單元的邏輯狀態(tài)的方向上進(jìn)行了研究。
5.然而，為了實(shí)現(xiàn)人工突觸元件，不僅一個(gè)元件需要具有各種電阻狀態(tài)，而且電阻狀態(tài)也需要是可控的。使用上述rram或pram元件的這種元件的研究和開(kāi)發(fā)正在進(jìn)行中，但是開(kāi)發(fā)的結(jié)果是不對(duì)稱的并且缺乏再現(xiàn)性。另外，形成可區(qū)分電阻狀態(tài)并同時(shí)進(jìn)行控制是不夠的。
技術(shù)實(shí)現(xiàn)要素：
6.技術(shù)問(wèn)題
7.本發(fā)明的目的是提供一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置能夠以與用于實(shí)現(xiàn)神經(jīng)形態(tài)系統(tǒng)的突觸元件類似的方式引起用于信息處理的逐漸的電阻變化。
8.技術(shù)方案
9.為了實(shí)現(xiàn)上述目的，本發(fā)明的一個(gè)方面提供了一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括：存儲(chǔ)器陣列，其包括能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元以及連接到所述多個(gè)存儲(chǔ)器單元的多條位線和字線；控制器，其用于控制寫(xiě)入步驟和讀取步驟；寫(xiě)入單元；以及讀取單元，其中，在所述寫(xiě)入步驟中，所述控制器通過(guò)所述寫(xiě)入單元從所述多個(gè)存儲(chǔ)器單
元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，依次向所選的一個(gè)或更多個(gè)存儲(chǔ)器單元施加寫(xiě)入電壓以允許在其中寫(xiě)入邏輯狀態(tài)，并且在所述讀取步驟中，通過(guò)所述讀取單元將讀取電壓施加到被選擇為在其中寫(xiě)入所述邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元，以便通過(guò)流經(jīng)所述一個(gè)或更多個(gè)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，使得允許將所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元識(shí)別為作為一個(gè)突觸元件運(yùn)行。
10.本發(fā)明的另一方面提供一種用于確定存儲(chǔ)器裝置中的突觸權(quán)重的方法，所述存儲(chǔ)器裝置包括存儲(chǔ)器陣列，該存儲(chǔ)器陣列包括能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元、連接到所述多個(gè)存儲(chǔ)器單元的位線和字線，所述方法包括以下步驟：(a)從所述多個(gè)存儲(chǔ)器單元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并在所選的一個(gè)或更多個(gè)存儲(chǔ)器單元中依次施加寫(xiě)入電壓以寫(xiě)入邏輯狀態(tài)；(b)將讀取電壓施加到已被選擇為在其中寫(xiě)入所述邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元；以及(c)通過(guò)所施加的讀取電壓，通過(guò)流經(jīng)已被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，其中，所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。
11.本發(fā)明的另一方面提供一種神經(jīng)形態(tài)系統(tǒng)，該神經(jīng)形態(tài)系統(tǒng)包括：輸入信號(hào)單元，其生成輸入信號(hào)；突觸部分，其包括接收所述輸入信號(hào)單元的信號(hào)并根據(jù)設(shè)置的權(quán)重生成電流的多個(gè)突觸單元和放大在所述突觸單元中生成的電流的乘法器；以及輸出信號(hào)單元，其通過(guò)接收從所述突觸部分生成的電流來(lái)生成輸出信號(hào)，其中，所述突觸單元中的每一個(gè)包括彼此連接并且能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元，在所述多個(gè)存儲(chǔ)器單元中的每一個(gè)中設(shè)置放大因數(shù)，并且由所述乘法器通過(guò)所述放大因數(shù)對(duì)通過(guò)所述輸入信號(hào)流經(jīng)所述多個(gè)存儲(chǔ)器單元的電流進(jìn)行放大。
12.本發(fā)明的另一方面提供一種用于在神經(jīng)形態(tài)系統(tǒng)中運(yùn)行該神經(jīng)形態(tài)系統(tǒng)的突觸設(shè)備的方法，所述神經(jīng)形態(tài)系統(tǒng)包括多個(gè)突觸單元，所述突觸單元包括彼此連接并位于具有交叉點(diǎn)結(jié)構(gòu)的多個(gè)存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)器單元，所述交叉點(diǎn)結(jié)構(gòu)包括彼此交叉的輸入電極線和輸出電極線，所述多個(gè)存儲(chǔ)器單元選擇性地存儲(chǔ)邏輯狀態(tài)，所述方法包括以下步驟：(a)為所述多個(gè)存儲(chǔ)器陣列中的每一個(gè)設(shè)置放大因數(shù)；(b)從為其設(shè)置所述放大因數(shù)的多個(gè)存儲(chǔ)器陣列中的每一個(gè)中選擇和組合一個(gè)或更多個(gè)存儲(chǔ)器單元，并且設(shè)置包括所述多個(gè)存儲(chǔ)器單元的多個(gè)突觸單元；(c)將輸入信號(hào)施加到所述多個(gè)突觸單元；(d)通過(guò)針對(duì)每個(gè)存儲(chǔ)器陣列施加的輸入信號(hào)來(lái)測(cè)量流過(guò)所述突觸單元的存儲(chǔ)器單元的電流，并將所述電流相加；以及(e)根據(jù)所設(shè)置的存儲(chǔ)器陣列的放大因數(shù)放大針對(duì)每個(gè)存儲(chǔ)器陣列測(cè)量的電流，并且測(cè)量在各個(gè)存儲(chǔ)器陣列中放大的電流的總和。
13.本發(fā)明的另一方面提供一種用于在神經(jīng)形態(tài)系統(tǒng)中運(yùn)行該神經(jīng)形態(tài)系統(tǒng)的突觸設(shè)備的方法，所述神經(jīng)形態(tài)系統(tǒng)包括多個(gè)突觸單元，所述突觸單元包括彼此連接并位于具有交叉點(diǎn)結(jié)構(gòu)的一個(gè)存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)器單元，所述交叉點(diǎn)結(jié)構(gòu)包括彼此交叉的輸入電極線和輸出電極線，所述多個(gè)存儲(chǔ)器單元選擇性地存儲(chǔ)邏輯狀態(tài)，所述方法包括以下步驟：(a)為所述存儲(chǔ)器陣列的每條輸出電極線設(shè)置放大因數(shù)；(b)選擇和組合連接到為其設(shè)置所述放大因數(shù)的輸出電極線的一個(gè)或更多個(gè)存儲(chǔ)器單元，并且設(shè)置包括所述多個(gè)存儲(chǔ)器單元的多個(gè)突觸單元；(c)將輸入信號(hào)施加到所述多個(gè)突觸單元；(d)通過(guò)針對(duì)每條輸出電極線施加的輸入信號(hào)來(lái)測(cè)量流經(jīng)所述突觸單元的存儲(chǔ)器單元的電流；以及(e)根據(jù)所設(shè)置的所述輸出電極線的放大因數(shù)放大針對(duì)每條輸出線測(cè)量的電流，并且測(cè)量在各個(gè)輸出電
極線中放大的電流的總和。
14.有益效果
15.根據(jù)本發(fā)明，可以在存儲(chǔ)器裝置和存儲(chǔ)器陣列中設(shè)置能夠通過(guò)用于確定突觸權(quán)重的方法通過(guò)高度線性比例控制逐漸的電阻變化的突觸元件。
附圖說(shuō)明
16.圖1示出了根據(jù)本發(fā)明的存儲(chǔ)器裝置的配置圖；
17.圖2示出了在根據(jù)本發(fā)明的存儲(chǔ)器裝置中選擇多個(gè)存儲(chǔ)器單元的示例；
18.圖3示出了在根據(jù)本發(fā)明的存儲(chǔ)器裝置中發(fā)生逐漸的電導(dǎo)率變化；
19.圖4示出了應(yīng)用于根據(jù)本發(fā)明的存儲(chǔ)器裝置的存儲(chǔ)器單元的配置示例；
20.圖5示出了在根據(jù)本發(fā)明的存儲(chǔ)器裝置中選擇多個(gè)存儲(chǔ)器單元的示例；
21.圖6是示出根據(jù)本發(fā)明的用于確定突觸權(quán)重的方法的圖；
22.圖7是示出其中包括具有切換功能的存儲(chǔ)器單元的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列中的典型讀取方法的圖；
23.圖8是示出根據(jù)本發(fā)明的用于其中包括具有切換功能的存儲(chǔ)器單元的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列的讀取方法的圖；
24.圖9是示出根據(jù)本發(fā)明的用于其中包括具有選擇性存儲(chǔ)器元件的存儲(chǔ)器單元的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列的寫(xiě)入和讀取方法的圖；
25.圖10是示出通過(guò)矢量-矩陣乘法運(yùn)算的推斷方法的圖；
26.圖11是示出使用交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列的矢量-矩陣乘法操作的圖；
27.圖12是根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)的配置圖；
28.圖13是示出根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)的圖；
29.圖14是示出根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)及其運(yùn)行方法的圖；
30.圖15是示出根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)及其運(yùn)行方法的圖；
31.圖16是示出根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)及其運(yùn)行方法的圖；
32.圖17是示出根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)及其運(yùn)行方法的圖；以及
33.圖18是示出根據(jù)本發(fā)明的神經(jīng)形態(tài)系統(tǒng)及其運(yùn)行方法的圖。
具體實(shí)施方式
34.在下文中，將結(jié)合附圖描述本發(fā)明的實(shí)施方式的配置和操作。在以下描述中，將省略對(duì)公知功能或構(gòu)造的詳細(xì)描述，因?yàn)樗鼈儗⒁圆槐匾募?xì)節(jié)模糊本發(fā)明。另外，當(dāng)元件被稱為“包括”或“包含”組件時(shí)，其不排除另一組件，而是可以進(jìn)一步包括另一組件，除非上下文清楚地另外指示。
35.根據(jù)本發(fā)明，提供了一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括：存儲(chǔ)器陣列，其包括多個(gè)存儲(chǔ)器單元，每個(gè)存儲(chǔ)器單元能夠選擇性地存儲(chǔ)邏輯狀態(tài)、連接到所述多個(gè)存儲(chǔ)器單元的位線和字線；控制器，其用于控制寫(xiě)入步驟和讀取步驟；寫(xiě)入單元；以及讀取單元，其中，在所述寫(xiě)入步驟中，所述控制器通過(guò)所述寫(xiě)入單元從所述多個(gè)存儲(chǔ)器單元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并且依次施加寫(xiě)入電壓以寫(xiě)入邏輯狀態(tài)。在讀取步驟中，控制器將讀取電壓施加到由讀取單元選擇為在其中寫(xiě)入邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元，并且通過(guò)流
經(jīng)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重。因此，使所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。
36.如圖1所示，存儲(chǔ)器陣列10可以具有交叉點(diǎn)結(jié)構(gòu)，其中作為水平地址線的字線11和作為垂直地址線的位線12以網(wǎng)格結(jié)構(gòu)布置，并且存儲(chǔ)器單元13布置在字線11和位線12的交叉點(diǎn)處。然而，這是為了便于說(shuō)明，并且本發(fā)明不限于此。
37.控制器20通過(guò)寫(xiě)入單元30從交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列10中選擇多個(gè)存儲(chǔ)器單元13的一部分，并且依次向所選擇的存儲(chǔ)器單元施加電壓以編程邏輯狀態(tài)?？梢愿鶕?jù)突觸元件的權(quán)重來(lái)確定所選存儲(chǔ)器單元的數(shù)目。例如，當(dāng)存儲(chǔ)器單元可以存儲(chǔ)一個(gè)比特的邏輯狀態(tài)并且需要128個(gè)突觸權(quán)重時(shí)，選擇128個(gè)存儲(chǔ)器單元。當(dāng)所選擇的128個(gè)存儲(chǔ)器單元被導(dǎo)通時(shí)，在讀取步驟中使電流流動(dòng)以讀取128個(gè)突觸權(quán)重。另外，在需要256個(gè)突觸權(quán)重的情況下，在寫(xiě)入步驟中選擇256個(gè)存儲(chǔ)器單元并且將這些選擇的存儲(chǔ)器單元編程為導(dǎo)通狀態(tài)。然后，在讀取步驟中可以讀取256個(gè)突觸權(quán)重。
38.圖2中示出了以這種方式選擇的存儲(chǔ)器單元的示例。圖2的(a)示出了選擇位于存儲(chǔ)器陣列10中的3x2矩陣處的6個(gè)存儲(chǔ)器單元以形成一個(gè)突觸元件，圖2的(b)示出了一個(gè)突觸元件通過(guò)位于16x16矩陣中的256個(gè)存儲(chǔ)器單元形成。
39.圖2的(b)中的突觸元件可通過(guò)256個(gè)單元(t1至t256)表示256個(gè)突觸權(quán)重。由于為了在處理圖像信息時(shí)實(shí)現(xiàn)輸入圖像信息的準(zhǔn)確圖像，優(yōu)選存在256個(gè)突觸權(quán)重，因此表示這樣的突觸權(quán)重是非常重要的。
40.另外，在基于計(jì)算機(jī)中的二進(jìn)制系統(tǒng)的基礎(chǔ)上，所選擇的存儲(chǔ)器單元的數(shù)目可以優(yōu)選地為2n。因此，所選擇的存儲(chǔ)器單元的數(shù)目?jī)?yōu)選為1、2、4、8、16、32、64、128、256、1024或2048中的一個(gè)。當(dāng)存儲(chǔ)器單元的數(shù)目超過(guò)2048時(shí)，從陣列中選擇的存儲(chǔ)器單元的數(shù)目變得太多，并且其控制變得困難。因此，存儲(chǔ)器單元的數(shù)目?jī)?yōu)選地可以是2048或更小。
41.在讀取步驟中，通過(guò)施加到存儲(chǔ)器陣列10的電壓來(lái)測(cè)量流經(jīng)存儲(chǔ)器陣列10的電流的總和，并且可以通過(guò)該總和來(lái)確定存儲(chǔ)器陣列10中的突觸權(quán)重。電流的總和根據(jù)以這種方式選擇以在其中寫(xiě)入邏輯狀態(tài)的存儲(chǔ)器單元的數(shù)目而不同，并且可以以各種方式確定突觸權(quán)重。
42.圖3中示出了這種電流(電導(dǎo)率)變化。在根據(jù)本發(fā)明的存儲(chǔ)器裝置中，電流的總和根據(jù)所選擇的存儲(chǔ)器單元的數(shù)目逐漸的改變，并且該改變與所選擇的存儲(chǔ)器單元的數(shù)目線性地成比例。由于當(dāng)電導(dǎo)率上升和下降時(shí)也具有極好的對(duì)稱性，因此存儲(chǔ)器單元適合用作突觸元件。
43.另外，本發(fā)明中能夠存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元可以是能夠存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)的存儲(chǔ)器裝置。當(dāng)邏輯狀態(tài)不只是開(kāi)(on)或關(guān)(off)，而是具有幾個(gè)階段時(shí)，即使當(dāng)存儲(chǔ)器單元的數(shù)目較小時(shí)，也可以表示較大的突觸權(quán)重。例如，當(dāng)每個(gè)存儲(chǔ)器單元僅表示開(kāi)或關(guān)時(shí)，表示256個(gè)突觸權(quán)重所需的所選存儲(chǔ)器單元的數(shù)目是256。另一方面，當(dāng)存儲(chǔ)器單元由可變電阻元件形成并且可以表示四級(jí)電阻狀態(tài)時(shí)，可以用64個(gè)存儲(chǔ)器單元表示256個(gè)突觸權(quán)重。
44.可以存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元中的每一個(gè)可以包括非易失性存儲(chǔ)器元件和選擇器元件。非易失性存儲(chǔ)器是必要的，以便在存儲(chǔ)器單元中以低功率存儲(chǔ)邏輯狀態(tài)，并且每個(gè)存儲(chǔ)器單元13需要包括選擇器元件，以便在寫(xiě)入步驟中依次選擇存儲(chǔ)器單元并向其
寫(xiě)入邏輯狀態(tài)，并且在讀取步驟中測(cè)量流過(guò)經(jīng)編程的存儲(chǔ)器單元的電流的總和。
45.非易失性存儲(chǔ)器元件可以是閃存、電阻式隨機(jī)存取存儲(chǔ)器(rram)、相變隨機(jī)存取存儲(chǔ)器(pram)或磁隨機(jī)存取存儲(chǔ)器(mram)中的任何一種。特別地，非易失性存儲(chǔ)器元件可以是諸如rram、pram或mram的可變電阻元件。該可變電阻元件可以根據(jù)所施加的寫(xiě)入電壓和/或電流脈沖來(lái)表示各種電阻狀態(tài)，并通過(guò)該電阻狀態(tài)來(lái)存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)。
46.此外，選擇器元件可以是晶體管、二極管或雙端開(kāi)關(guān)元件中的任何一個(gè)。每個(gè)存儲(chǔ)器單元可以通過(guò)包括在其中的選擇器元件而被單獨(dú)地選擇，以通過(guò)寫(xiě)入步驟和讀取步驟。
47.特別地，選擇器元件可以是雙端開(kāi)關(guān)元件。應(yīng)用雙端開(kāi)關(guān)元件作為用于選擇存儲(chǔ)器單元的選擇器元件可以提高集成度并減少功耗。雙端開(kāi)關(guān)元件可以是雙向(ovonic)閾值開(kāi)關(guān)、過(guò)渡金屬氧化物開(kāi)關(guān)、混合離子電子導(dǎo)體(miec)開(kāi)關(guān)、互補(bǔ)電阻開(kāi)關(guān)或摻雜非晶硅中的任何一種。
48.另外，本發(fā)明中的多個(gè)存儲(chǔ)器單元可以包括可以存儲(chǔ)邏輯狀態(tài)的選擇性存儲(chǔ)器元件。選擇性存儲(chǔ)器元件是指既具有非易失性存儲(chǔ)器特性又具有選擇器元件特性的元件。選擇性存儲(chǔ)器元件是指能夠通過(guò)電阻變化來(lái)存儲(chǔ)邏輯狀態(tài)并且同時(shí)通過(guò)基于恒定電壓(即，閾值電壓)引起電阻變化而作為選擇元件運(yùn)行的元件。
49.例如，在由硫?qū)倩锊牧现瞥傻碾p向閾值開(kāi)關(guān)的情況下，可以通過(guò)施加具有不同極性的寫(xiě)入電壓來(lái)創(chuàng)建不同的電阻狀態(tài)，并且使用雙向閾值開(kāi)關(guān)進(jìn)行寫(xiě)入和讀取是可能的。沒(méi)有相變的硫?qū)倩锊牧弦部梢允强勺冸娮柙?，并且具有?dǎo)致恒定電阻在閾值電壓附近發(fā)生變化的獨(dú)特開(kāi)關(guān)特性。
50.以此方式，當(dāng)使用包括硫?qū)倩锊牧隙鴽](méi)有相變的可變電阻元件時(shí)，如現(xiàn)有的雙向閾值開(kāi)關(guān)元件，可以通過(guò)開(kāi)關(guān)特性選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并且可以通過(guò)可變電阻特性存儲(chǔ)每個(gè)邏輯狀態(tài)。
51.這樣的元件可以表示為選擇性存儲(chǔ)器元件，并且在這種情況下，附加存儲(chǔ)器元件或選擇器元件不是必需的。因此，實(shí)現(xiàn)了高密度存儲(chǔ)器裝置，并且可以減少功耗。作為這種硫?qū)倩锊牧?，可以使用in-ge-as-se合金、te-se合金、as-se合金、ge-te合金、ge-se合金、as-se-te合金、ge-as-se合金、ge-as-sb合金、ge-sb-te合金、ge-sb-se合金、ge-as-te合金、si-ge-as-se合金、si-te-as-ge合金、in-sb-te合金、in-sb-se合金、in-ge-as合金、in-ge-te合金、in-te合金等。然而，除了上述材料之外，還可以采用這樣的材料，通過(guò)該材料可以存儲(chǔ)邏輯狀態(tài)并且根據(jù)電阻變化啟用開(kāi)關(guān)功能。
52.圖4中示出了如上所述的存儲(chǔ)器單元13的示例。作為參考，可以以各種方式修改每個(gè)存儲(chǔ)器單元的形狀和配置。例如，可以省略選擇器元件或存儲(chǔ)器元件，或者可以省略電極。另選地，可以切換選擇器元件和存儲(chǔ)器元件的位置。
53.圖4的(a)示出了包括存儲(chǔ)器元件和選擇器元件的存儲(chǔ)器單元。作為對(duì)存儲(chǔ)器單元的存取線之一的字線11垂直地穿過(guò)該平面，位線12平行地穿過(guò)該平面。存儲(chǔ)器單元13設(shè)置在這些垂直交叉的字線11和位線12之間。電極1331和1332設(shè)置在與字線11和位線12連接的存儲(chǔ)器元件1310和選擇器元件1320之間。在電極1331和1332之間，包括存儲(chǔ)器元件1310、選擇器元件1320和用于在其之間連接的電極1333。存儲(chǔ)器單元13的存儲(chǔ)器元件1310可以是諸如閃存、rram、pram或mram的非易失性存儲(chǔ)器中的任何一個(gè)，并且選擇器元件1320可以是晶
體管、二極管或雙端開(kāi)關(guān)元件中的任何一個(gè)。例如，存儲(chǔ)器元件1310可以是閃存、rram、pram或mram中的任何一個(gè)，并且選擇器元件1320可以是晶體管。作為另一示例，存儲(chǔ)器元件1310可以是rram、pram或mram中的任何一個(gè)，并且選擇器元件1320可以是雙端開(kāi)關(guān)元件。這里，雙端開(kāi)關(guān)元件可以是雙向閾值開(kāi)關(guān)。
54.另外，存儲(chǔ)器單元13可以包括選擇性存儲(chǔ)器元件。圖4的(b)示出了存儲(chǔ)器單元13包括選擇性存儲(chǔ)器元件1330以及電極1331和1332的示例。選擇性存儲(chǔ)器元件1330可具有沒(méi)有相變的硫?qū)倩锊牧?，通過(guò)該硫?qū)倩锊牧鲜沟媚軌蚴褂锚?dú)特的開(kāi)關(guān)特性來(lái)選擇存儲(chǔ)器單元，并且可使用根據(jù)寫(xiě)入條件出現(xiàn)的可變電阻特性來(lái)寫(xiě)入邏輯狀態(tài)。該選擇性存儲(chǔ)器元件1330的示例可為包含硫族化物材料的雙向閾值開(kāi)關(guān)元件。雖然典型地與rram、pram等連接以用作選擇器元件，但是雙向閾值開(kāi)關(guān)元件可以僅用于表現(xiàn)可變電阻特性和選擇功能兩者。硫?qū)倩锊牧峡梢允前╥n-ge-as-se的合金。
55.另外，根據(jù)本發(fā)明的寫(xiě)入單元30是包括dc計(jì)數(shù)器的存儲(chǔ)器裝置?？刂破?0通過(guò)包括dc計(jì)數(shù)器的寫(xiě)入單元30從存儲(chǔ)器陣列10依次選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并且依次編程邏輯狀態(tài)。可以存在一個(gè)或更多個(gè)dc計(jì)數(shù)器。
56.此外，根據(jù)本發(fā)明，讀取單元40提供包括模數(shù)轉(zhuǎn)換器adc的存儲(chǔ)器裝置。adc是用于將連續(xù)物理量轉(zhuǎn)換為數(shù)字值的設(shè)備，并且通過(guò)使用adc，控制器20可以通過(guò)流經(jīng)整個(gè)存儲(chǔ)器陣列10的電流的流動(dòng)來(lái)確定突觸權(quán)重。
57.在寫(xiě)入步驟中已被選擇為在其中編程有邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元可以是這樣的存儲(chǔ)器裝置，其中所有存儲(chǔ)器單元連接到位線中的一條位線。當(dāng)所選擇的存儲(chǔ)器單元連接到一條位線并且僅測(cè)量流經(jīng)所連接的位線的電流時(shí)，可以測(cè)量流經(jīng)整個(gè)存儲(chǔ)器陣列的電流，這在裝置配置方面是有效的。
58.另外，本發(fā)明可提供一種存儲(chǔ)器裝置，其中在寫(xiě)入步驟中已被選擇為在其中對(duì)邏輯狀態(tài)進(jìn)行編程的一個(gè)或更多個(gè)單元與字線之一連接。類似地，可以僅測(cè)量流過(guò)所連接的字線的電流，這在裝置配置方面是高效的。
59.圖5示出了各種突觸元件的配置示例。這些僅僅是為了便于說(shuō)明，并且本發(fā)明不限于此。存儲(chǔ)器單元陣列中包括的列線和行線的數(shù)目可以根據(jù)需要改變。
60.圖5的(a)示出了這樣的結(jié)構(gòu)，其中被選擇為具有寫(xiě)入其中的邏輯狀態(tài)的存儲(chǔ)器單元，即，形成一個(gè)突觸元件的存儲(chǔ)器單元a1至an都連接到一個(gè)相同的位線bla1。這樣，當(dāng)形成一個(gè)突觸元件的存儲(chǔ)器單元a1至an連接到一條位線時(shí)，在寫(xiě)入步驟中，控制器20通過(guò)多條字線wla1至wlan和一條位線bla1施加電壓，以使邏輯狀態(tài)依次存儲(chǔ)在存儲(chǔ)器單元a1至an中。寫(xiě)入單元30可以使得電壓通過(guò)dc計(jì)數(shù)器被依次施加到存儲(chǔ)器單元a1至an，使得邏輯狀態(tài)被寫(xiě)入其中。這里，可以將一個(gè)或更多個(gè)dc計(jì)數(shù)器連接到存儲(chǔ)器單元a1至an所連接的字線，并且控制選擇性寫(xiě)入。
61.此后，在讀取步驟中，控制器20使讀取單元40通過(guò)流經(jīng)存儲(chǔ)器單元a1至an(即，突觸元件)的電流的和來(lái)確定突觸權(quán)重。讀取單元40可包括adc以一次測(cè)量電流的總和，并且當(dāng)所選擇的單元全部連接到一條位線時(shí)，adc可連接到位線以輔助待測(cè)量的電流的總和。這種adc可以是感測(cè)放大器。
62.圖5的(b)示出了這樣的結(jié)構(gòu)，其中被選擇以具有寫(xiě)入其中的邏輯狀態(tài)的存儲(chǔ)器單元，即，形成一個(gè)突觸元件的存儲(chǔ)器單元b1至bm都連接到同一字線wlb1。這樣，當(dāng)形成一個(gè)
突觸元件的存儲(chǔ)器單元b1至bm連接到一條字線時(shí)，在寫(xiě)入步驟中，控制器20通過(guò)多條位線blb1至blbm和一條字線wlb1施加電壓，以使邏輯狀態(tài)依次存儲(chǔ)在存儲(chǔ)器單元b1至bm中。寫(xiě)入單元30可以使得電壓通過(guò)dc計(jì)數(shù)器被依次施加到存儲(chǔ)器單元b1至bm，使得邏輯狀態(tài)被寫(xiě)入其中。這里，可以將一個(gè)或更多個(gè)dc計(jì)數(shù)器連接到存儲(chǔ)器單元b1至bm所連接的位線，并且控制選擇性寫(xiě)入。此后，在讀取步驟中，控制器20使讀取單元40通過(guò)流經(jīng)存儲(chǔ)器單元b1至bm(即，突觸元件)的電流的和來(lái)確定突觸權(quán)重。讀取單元40可包括adc以一次測(cè)量電流的總和，并且當(dāng)所選擇的單元全部連接到一條字線時(shí)，adc可連接到字線以輔助待測(cè)量的電流的總和。這種adc可以是感測(cè)放大器。
63.圖5的(c)示出了這樣的結(jié)構(gòu)，其中被選擇以具有寫(xiě)入其中的邏輯狀態(tài)的存儲(chǔ)器單元，即，形成一個(gè)突觸元件的存儲(chǔ)器單元c1至cpk都連接到多條字線和多條位線。這樣，對(duì)于形成一個(gè)突觸元件的存儲(chǔ)器單元c1至cpk，在寫(xiě)入步驟中，控制器20通過(guò)連接到存儲(chǔ)器單元c1至cpk的多條字線wlc1至wlck和多條位線blc1至blcp依次施加電壓，并且將邏輯狀態(tài)存儲(chǔ)在存儲(chǔ)器單元c1至cpk中。寫(xiě)入單元30可以使電壓通過(guò)dc計(jì)數(shù)器依次施加到存儲(chǔ)器單元c1至cpk，并在其中寫(xiě)入邏輯狀態(tài)。這里，可以將一個(gè)或更多個(gè)dc計(jì)數(shù)器連接到存儲(chǔ)器單元c1至cpk所連接的位線和字線，并控制選擇性寫(xiě)入。此后，在讀取步驟中，控制器20使讀取單元40測(cè)量流經(jīng)存儲(chǔ)器單元c1至cpk(即，突觸元件)的電流之和，以確定突觸權(quán)重。讀取單元40可以包括adc以一次測(cè)量電流的總和，并且當(dāng)所選擇的單元連接到多條字線和位線時(shí)，adc還可以連接到字線和位線以輔助待測(cè)量的電流的總和。這種adc可以是感測(cè)放大器。
64.本發(fā)明提供一種用于在存儲(chǔ)器裝置中確定突觸權(quán)重的方法，該存儲(chǔ)器裝置包括設(shè)置有可選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列、以及連接到所述多個(gè)存儲(chǔ)器單元的位線和字線，所述方法包括以下步驟：(a)從所述多個(gè)存儲(chǔ)器單元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并依次施加寫(xiě)入電壓以在其中寫(xiě)入邏輯狀態(tài)；(b)將讀取電壓施加到已被選擇為在其中寫(xiě)入所述邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元；以及(c)通過(guò)流經(jīng)已被選擇為具有寫(xiě)入其中的邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，其中，所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。
65.在交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列中，選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，在其中寫(xiě)入邏輯狀態(tài)，通過(guò)流經(jīng)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，所述存儲(chǔ)器單元被選擇為具有以這種方式寫(xiě)入其中的邏輯狀態(tài)，因此，所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元可以被識(shí)別為作為一個(gè)突觸元件運(yùn)行。
66.可以根據(jù)突觸元件的權(quán)重來(lái)確定所選存儲(chǔ)器單元的數(shù)目。在神經(jīng)形態(tài)系統(tǒng)中，來(lái)自前神經(jīng)元的信號(hào)x1至xn被輸入到突觸，并且通過(guò)根據(jù)為每個(gè)突觸設(shè)置的權(quán)重對(duì)輸入信號(hào)進(jìn)行加權(quán)來(lái)輸出輸出信號(hào)。為此，對(duì)相應(yīng)的突觸具有不同的權(quán)重是很重要的。當(dāng)使用突觸作為存儲(chǔ)器元件時(shí)，需要對(duì)于各個(gè)存儲(chǔ)器元件具有各種導(dǎo)電性，以便具有各種權(quán)重。為此，在本發(fā)明中，通過(guò)用多個(gè)存儲(chǔ)器單元代替一個(gè)存儲(chǔ)器單元來(lái)配置一個(gè)突觸元件來(lái)示出各種導(dǎo)電性。
67.例如，當(dāng)存儲(chǔ)器單元可以存儲(chǔ)一個(gè)比特邏輯狀態(tài)并且需要128個(gè)突觸權(quán)重時(shí)，選擇128個(gè)單元并導(dǎo)通所選擇的128個(gè)單元。然后，通過(guò)在讀取步驟中使電流流過(guò)128個(gè)單元，可以讀取128個(gè)突觸權(quán)重。類似地，當(dāng)需要256個(gè)突觸權(quán)重時(shí)，在寫(xiě)入步驟中選擇并導(dǎo)通256個(gè)單元。然后在讀取步驟中，可以讀取256個(gè)突觸權(quán)重。
68.當(dāng)在圖6中更詳細(xì)地描述這一點(diǎn)時(shí)，如果x1的輸入信號(hào)被施加到突觸w1并且在突觸w1中設(shè)置128的權(quán)重，則針對(duì)w1的突觸權(quán)重導(dǎo)通128個(gè)單元c1至c
128
。x1的輸入信號(hào)被施加到128個(gè)單元，并測(cè)量從其輸出的電流。
69.類似地，如果x2的輸入信號(hào)被施加到突觸w2并且在突觸w2中設(shè)置256的權(quán)重，則針對(duì)w2的突觸權(quán)重導(dǎo)通256個(gè)單元c1至c
256
，并且x1的輸入信號(hào)被施加到256個(gè)單元并且測(cè)量從其輸出的電流。
70.這樣，就可以通過(guò)同時(shí)測(cè)量流經(jīng)幾個(gè)存儲(chǔ)器單元的電流來(lái)設(shè)置各種突觸權(quán)重。
71.同時(shí)，存儲(chǔ)器單元可以是能夠存儲(chǔ)一個(gè)比特或多個(gè)邏輯狀態(tài)的存儲(chǔ)器裝置。當(dāng)邏輯狀態(tài)不是簡(jiǎn)單地開(kāi)或關(guān)而是具有多個(gè)階段時(shí)，即使當(dāng)存儲(chǔ)器單元的所選數(shù)目較小時(shí)，也可以表示更大的突觸權(quán)重。例如，當(dāng)每個(gè)存儲(chǔ)器單元僅表示開(kāi)或關(guān)時(shí)，表示256個(gè)突觸權(quán)重所需的所選存儲(chǔ)器單元的數(shù)目是256。另一方面，當(dāng)存儲(chǔ)器單元由可變電阻元件形成并且可以表示四級(jí)電阻狀態(tài)時(shí)，256個(gè)突觸權(quán)重可以用64個(gè)存儲(chǔ)器單元表示。
72.另外，在本發(fā)明中，能夠選擇性地存儲(chǔ)邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元在包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件的存儲(chǔ)器裝置中提供了用于確定突觸權(quán)重的方法，其中，在上述步驟(b)中，讀取電壓處于這樣的范圍中，在該范圍中，已經(jīng)被選擇為具有寫(xiě)入其中的邏輯狀態(tài)的所有一個(gè)或更多個(gè)存儲(chǔ)器單元未被導(dǎo)通，并且該范圍大于施加到未從存儲(chǔ)器陣列中選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元的電壓。
73.雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件具有當(dāng)施加等于或大于特定電平的電壓時(shí)發(fā)生較大電阻變化的開(kāi)關(guān)功能。在該雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件中引起電阻變化的電壓被表示為閾值電壓，并且其中發(fā)生電阻變化的現(xiàn)象被表示為導(dǎo)通。
74.通過(guò)使用開(kāi)關(guān)元件的特性僅使非常低的電流流過(guò)未在閾值電壓或更低電壓下選擇的單元，并且通過(guò)向所選擇的單元施加，來(lái)執(zhí)行其中在如本發(fā)明的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列中使用開(kāi)關(guān)功能的典型讀取過(guò)程，可允許區(qū)分所述單元的邏輯狀態(tài)的電壓。
75.將通過(guò)圖7描述用于讀取包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列中的所選單元的電流的典型方法。在圖7中，當(dāng)將v
inh
施加到未被選擇的單元時(shí)，在該區(qū)域中，沒(méi)有將具有高電阻的單元與具有低電阻的單元區(qū)分開(kāi)，并且電流的流動(dòng)非常小。同時(shí)，將v
read1
應(yīng)用于所選單元，并且使得v
read1
滿足v
th_a
《v
read1
《v
th_b
，其中，v
th_a
是具有低電阻的單元的閾值電壓，v
th_b
是具有高電阻的單元的閾值電壓，并且允許通過(guò)流過(guò)所選擇的單元的電流來(lái)區(qū)分邏輯狀態(tài)。在圖7中，根據(jù)v
read1
，電流i
target,off
流過(guò)具有高電阻的單元，而電流i
target,on
流過(guò)具有低電阻的單元。該方法可允許僅從存儲(chǔ)器陣列中選擇一個(gè)單元并且僅允許讀取數(shù)字型中的開(kāi)或關(guān)狀態(tài)。這是因?yàn)?，?dāng)將讀取電壓施加到處于導(dǎo)通狀態(tài)的一個(gè)單元時(shí)，流過(guò)該單元的電流如此大，使得不可能對(duì)其他單元進(jìn)行電流測(cè)量。
76.將參照?qǐng)D8描述用于讀取所選存儲(chǔ)器單元的電流的另一方法。當(dāng)向未被選擇的單元施加v
inh
時(shí)，在該區(qū)域中，根據(jù)單元的電阻狀態(tài)的電流流動(dòng)沒(méi)有彼此區(qū)分，并且電流非常小。同時(shí)，與上述用于向所選單元施加讀取電壓v
read1
(v
th_a
《v
read1
《v
th_b
)的方法不同，該讀取電壓v
read1
(v
th_a
《v
read1
《v
th_b
)在具有低電阻的單元的閾值電壓v
th_a
和具有高電阻的單元的閾值電壓v
th_b
之間，如具有
‘vread2’的圖8中所示，讀取電壓在其中所有所選擇的一個(gè)或更多個(gè)單元未被導(dǎo)通的子閾值區(qū)域的電壓范圍內(nèi)，并且在大于施加到未被選擇的一個(gè)或更多個(gè)單元的電壓的范圍內(nèi)。換句話說(shuō)，在圖8中，讀取電壓v
read2
大于v
inh
，并且在小于所選擇的單
元中處于最低電阻狀態(tài)的單元的閾值電壓v
th1
的范圍內(nèi)。以此方式，當(dāng)在子閾值區(qū)域中執(zhí)行讀取時(shí)，對(duì)于多個(gè)單元的同時(shí)讀取也變得可能。這是因?yàn)椋c典型的方法不同，即使當(dāng)讀取電壓被施加到處于導(dǎo)通狀態(tài)的單元時(shí)，流過(guò)該單元的電流也不大，因此可以通過(guò)同時(shí)將讀取電壓施加到多個(gè)單元來(lái)容易地測(cè)量流過(guò)多個(gè)單元的電流的總和。
77.在本發(fā)明中，雙端開(kāi)關(guān)元件可以是雙向閾值開(kāi)關(guān)元件、過(guò)渡金屬氧化物開(kāi)關(guān)元件、混合離子-電子導(dǎo)體開(kāi)關(guān)元件、互補(bǔ)電阻開(kāi)關(guān)元件和摻雜非晶硅中的任何一種。除了上述材料之外，還可采用其中啟用開(kāi)關(guān)功能的材料，該開(kāi)關(guān)功能基于閾值電壓引起電阻變化。
78.另選地，選擇性存儲(chǔ)器元件是指既具有非易失性存儲(chǔ)器特性又具有選擇器元件特性的元件。換句話說(shuō)，其意味著能夠通過(guò)電阻變化來(lái)存儲(chǔ)邏輯狀態(tài)，并且還通過(guò)基于恒定電壓(即，閾值電壓)引起電阻變化來(lái)作為選擇器元件運(yùn)行。這樣的元件可以表示為選擇性存儲(chǔ)器元件，并且在這種情況下，附加存儲(chǔ)器元件或選擇器元件不是必需的。因此，實(shí)現(xiàn)了高密度存儲(chǔ)器裝置，并且可以減少功耗。這種選擇性存儲(chǔ)器元件的示例可以是包括硫?qū)倩锊牧系碾p向閾值開(kāi)關(guān)元件。這是因?yàn)殡m然硫?qū)倩镩撝甸_(kāi)關(guān)元件通常與用作選擇器元件的rram、pram等連接，但是可以僅用于顯示可變電阻特性和選擇功能兩者。作為硫?qū)倩锊牧?，可以使用in-ge-as-se合金、te-se合金、as-se合金、ge-te合金、ge-se合金、as-se-te合金、ge-as-se合金、ge-as-sb合金、ge-sb-te合金、ge-sb-se合金、ge-as-te合金、si-ge-as-se合金、si-te-as-ge合金、in-sb-te合金、in-sb-se合金、in-ge-as合金、in-ge-te合金、in-te合金等。然而，除了上述材料之外，還可采用可通過(guò)電阻變化存儲(chǔ)邏輯狀態(tài)和啟用開(kāi)關(guān)功能的材料。
79.另外，能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元在包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件的存儲(chǔ)器裝置中提供了用于確定突觸權(quán)重的方法，其中，在上述步驟(a)中，寫(xiě)入電壓使從多個(gè)存儲(chǔ)器單元中選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元導(dǎo)通，并且具有用于寫(xiě)入第一邏輯狀態(tài)的第一極性和用于寫(xiě)入第二邏輯狀態(tài)的第二極性，所述第一極性和所述第二極性彼此相反，并且在上述步驟(b)中，讀取電壓具有與寫(xiě)入電壓的第一極性相同的極性，其中，使得所選擇的一個(gè)或更多個(gè)所選擇的存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。
80.當(dāng)將等于或高于閾值電壓的第一極性的電壓施加到包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件的存儲(chǔ)器單元，然后將第一極性的電壓施加到存儲(chǔ)器單元時(shí)，存儲(chǔ)器單元在第一極性的方向上具有低閾值電壓，以示出低電阻狀態(tài)。最初，即使在具有第一極性的高閾值電壓并且處于高電阻狀態(tài)的情況下，當(dāng)施加等于或大于閾值電壓的第一極性的電壓時(shí)，存儲(chǔ)器單元也變?yōu)榈碗娮锠顟B(tài)。另外，當(dāng)具有與第一極性相反的第二極性的等于或大于閾值電壓的電壓被施加到存儲(chǔ)器單元，然后施加第一極性的電壓時(shí)，存儲(chǔ)器單元在第一極性的方向上具有高閾值電壓，并且示出高電阻狀態(tài)。即使在具有第一極性并且在施加第二極性的電壓之前處于低電阻狀態(tài)的情況下，當(dāng)施加第二極性的閾值電壓或更高電壓時(shí)，存儲(chǔ)器單元也變得在第一極性方向上具有高閾值電壓。
81.這在圖9中示出。在圖9的(a)中的電壓-電流曲線圖中，當(dāng)沿著線101施加第一極性(+)的第一正向?qū)妷簐
t
并且然后施加相同第一極性(+)的讀取電壓時(shí)，存儲(chǔ)器單元具有沿著線102的低閾值電壓v
t,lrs
(換句話說(shuō)，低電阻狀態(tài))。然而，當(dāng)沿著具有第一極性(+)的相反極性的線103施加具有第二極性(-)的等于或大于閾值電壓的電壓并且然后施加第一極性(+)的讀取電壓時(shí)，存儲(chǔ)器單元沿著線104顯示高閾值電壓v
t,hrs
以具有高電阻狀態(tài)。這樣，
當(dāng)在寫(xiě)入步驟中寫(xiě)入電壓的極性不同時(shí)，電阻狀態(tài)變得不同，并且電阻差異可以通過(guò)圖9的(a)和圖9(b)中的存儲(chǔ)器窗口106示出。此后，在讀取步驟中，如上所述，可通過(guò)在范圍105內(nèi)施加讀取電壓來(lái)測(cè)量流經(jīng)所選存儲(chǔ)器單元的電流，以確定突觸權(quán)重，在該范圍105內(nèi)存儲(chǔ)器單元未導(dǎo)通并且該范圍105大于施加到未從存儲(chǔ)器陣列選擇的一個(gè)或更多個(gè)單元的電壓。
82.在本發(fā)明中，可以提供一種用于確定突觸權(quán)重的方法，其中被選擇為在其中寫(xiě)入邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元是全部連接到位線中的一條位線的存儲(chǔ)器單元。另外，在本發(fā)明中，可以提供一種用于確定突觸權(quán)重的方法，其中被選擇以具有寫(xiě)入其中的邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元是全部連接到字線中的一條字線的存儲(chǔ)器單元。以這種方式選擇的存儲(chǔ)器單元連接到一條字線或一條位線，這在裝置配置方面是有效的。
83.此外，本發(fā)明提供了一種用于確定突觸權(quán)重的方法，其中在(a)步驟中選擇具有寫(xiě)入其中的邏輯狀態(tài)的一個(gè)或更多個(gè)存儲(chǔ)器單元的數(shù)目是1、2、4、8、16、32、64、128、256、1024和2048中的任何一個(gè)，其中所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。這是因?yàn)樵诨谟?jì)算機(jī)中的二進(jìn)制系統(tǒng)的基礎(chǔ)上，所選單元的數(shù)目?jī)?yōu)選為2n。因此，所選單元的數(shù)目?jī)?yōu)選為1、2、4、8、16、32、64、128、256、1024和2048中的任何一個(gè)。在超過(guò)2048的情況下，從陣列中選擇的單元的數(shù)量太多，因此控制變得困難。因此，所選單元的數(shù)目?jī)?yōu)選為2048個(gè)或更小。
84.在本發(fā)明中，將描述一種新的神經(jīng)形態(tài)系統(tǒng)及其運(yùn)行方法。
85.在深度學(xué)習(xí)算法中，向量矩陣乘法(vmm)操作是訓(xùn)練和推理的關(guān)鍵計(jì)算操作。
86.當(dāng)參照?qǐng)D10描述用于識(shí)別圖像的vmm方法時(shí)，將圖像劃分為n
×
n個(gè)區(qū)域，對(duì)n
×
n個(gè)區(qū)域分別設(shè)置權(quán)重，并將亮度和暗度等信息作為各種輸入信號(hào)輸入。當(dāng)用神經(jīng)形態(tài)系統(tǒng)表達(dá)時(shí)，輸入信號(hào)xi是來(lái)自前神經(jīng)元的信號(hào)，輸出電流i
tot
是到后神經(jīng)元的輸出信號(hào)，并且wi是通過(guò)突觸乘以輸入信號(hào)的權(quán)重。以此方式，通過(guò)將i
tot
與參考值進(jìn)行比較并到具有最接近權(quán)重的突觸來(lái)識(shí)別圖像，i
tot
是由輸入信號(hào)和權(quán)重的乘積之和得到的電流。
87.然而，在現(xiàn)有計(jì)算系統(tǒng)中實(shí)現(xiàn)這樣的操作時(shí)存在許多問(wèn)題，諸如功耗問(wèn)題和裝置尺寸問(wèn)題。
88.為了解決這個(gè)問(wèn)題，最近的研究正積極地嘗試通過(guò)使用使用諸如電阻隨機(jī)存取存儲(chǔ)器(rram)、相變隨機(jī)存取存儲(chǔ)器(pram)和磁隨機(jī)存取存儲(chǔ)器(mram)的新存儲(chǔ)器的交叉點(diǎn)結(jié)構(gòu)來(lái)解決這個(gè)問(wèn)題。
89.交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列具有輸入電極線和輸出電極線彼此交叉的結(jié)構(gòu)，并且輸入電極線和輸出電極線在輸入電極線和輸出電極線彼此交叉的交叉點(diǎn)處通過(guò)存儲(chǔ)器單元連接。
90.圖11中已經(jīng)描述了使用交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列的vmm。在圖11中，當(dāng)在保持列金屬線121處于接地狀態(tài)的同時(shí)向行金屬線122施加可以表示為向量xi的輸入信號(hào)時(shí)，流過(guò)交叉點(diǎn)(i，j)位置處的每個(gè)存儲(chǔ)器的電流變?yōu)閤iw
ij
。由于流經(jīng)這些列線121的電流變?yōu)榱鹘?jīng)位于同一列線121中的存儲(chǔ)器的電流的總和，因此ij＝x1*w
1j
+x2*w
2j
+x3*w
3j
+...+xn*w
nj
(圖11中j為1至m)。
91.以此方式，通過(guò)將通過(guò)列線121輸出的m個(gè)電流中的每一個(gè)與參考值進(jìn)行比較來(lái)執(zhí)行推斷處理。
92.這里，輸入信號(hào)xi可以是具有恒定寬度和不同高度的脈沖、具有恒定高度和不同
寬度的脈沖、或者具有恒定寬度和高度以及不同次數(shù)的脈沖。作為權(quán)重的w
ij
可以用交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器陣列的每個(gè)點(diǎn)處的存儲(chǔ)器的電導(dǎo)率來(lái)表示。
93.順便說(shuō)一下，這里，權(quán)重w
ij
對(duì)應(yīng)于存儲(chǔ)器的電導(dǎo)率。為了提高推斷的準(zhǔn)確性，需要在存儲(chǔ)器中逐步存儲(chǔ)各種值，即各種電導(dǎo)率。隨著多樣性的增加，推斷的精度也增加，因此，為此目的，積極地開(kāi)發(fā)了能夠在各個(gè)階段存儲(chǔ)電導(dǎo)率的新存儲(chǔ)器，但是尚未獲得令人滿意的結(jié)果。
94.為了改善該結(jié)果，本發(fā)明可以提供一種新的神經(jīng)形態(tài)系統(tǒng)及其使用該系統(tǒng)的方法，該神經(jīng)形態(tài)系統(tǒng)能夠使用多個(gè)存儲(chǔ)器單元而不是一個(gè)存儲(chǔ)器單元來(lái)表現(xiàn)出各種電導(dǎo)率w
ij
。即，權(quán)重不是通過(guò)用一個(gè)存儲(chǔ)器單元配置突觸來(lái)表示的，而是可以通過(guò)用多個(gè)存儲(chǔ)器單元配置突觸來(lái)自由地設(shè)置各種權(quán)重。
95.通過(guò)本發(fā)明提供的新型神經(jīng)形態(tài)系統(tǒng)和使用該系統(tǒng)的方法，使用多個(gè)單元而不是一個(gè)存儲(chǔ)器單元來(lái)表示作為對(duì)應(yīng)于單個(gè)輸入值的權(quán)重的w
ij
，并且可以通過(guò)根據(jù)多個(gè)單元中的每個(gè)單元中的位數(shù)來(lái)設(shè)置放大因數(shù)來(lái)表達(dá)各種電導(dǎo)率。放大因數(shù)可以跟隨二進(jìn)制數(shù)系統(tǒng)中的位數(shù)。
96.這在圖12中簡(jiǎn)化并表示。圖12的(a)示出了包括輸入信號(hào)單元200、突觸部分300和輸出信號(hào)單元400的神經(jīng)形態(tài)系統(tǒng)，突觸部分300包括多個(gè)突觸單元310和乘法器320，所述乘法器320能夠放大流過(guò)這些突觸單元的電流，并且向突觸部分300施加從輸入信號(hào)單元200生成的輸入信號(hào)，輸出信號(hào)單元400測(cè)量流過(guò)突觸部分300的電流。
97.在這種神經(jīng)形態(tài)系統(tǒng)中，位于突觸部分300中的每個(gè)突觸單元310包括多個(gè)存儲(chǔ)器單元311，并且在這些存儲(chǔ)器單元311中的每個(gè)存儲(chǔ)器單元中設(shè)置放大因數(shù)，并且通過(guò)乘法器320用放大因數(shù)放大流過(guò)這些存儲(chǔ)器單元的電流，從而這些放大電流的和最終可以變成流過(guò)突觸單元310的電流。由于在一個(gè)突觸單元310中包括對(duì)其設(shè)置了放大因數(shù)的多個(gè)存儲(chǔ)器單元，因此可以表達(dá)各種權(quán)重。
98.在這種情況下，根據(jù)多個(gè)存儲(chǔ)器單元的位置和用于放大電流的乘法器的連接，可以出現(xiàn)各種形狀。
99.首先，包括在一個(gè)突觸單元中的多個(gè)存儲(chǔ)器單元可以定位在不同的存儲(chǔ)器陣列中。在這種情況下，在每個(gè)存儲(chǔ)器陣列中設(shè)置放大因數(shù)，使得位于同一存儲(chǔ)器陣列中的所有存儲(chǔ)器單元具有相同的放大因數(shù)。一個(gè)乘法器連接到一個(gè)存儲(chǔ)器陣列。通過(guò)這種連接，包括在一個(gè)突觸單元中的存儲(chǔ)器單元分散地定位在幾個(gè)存儲(chǔ)器陣列中，并且權(quán)重由流過(guò)存儲(chǔ)器單元的電流的總和確定。
100.這將參照?qǐng)D13更詳細(xì)地描述。如在交叉點(diǎn)結(jié)構(gòu)的一般神經(jīng)形態(tài)系統(tǒng)中那樣，輸入信號(hào)xi通過(guò)具有權(quán)重的突觸單元w
11
至w
n1
以輸出輸出信號(hào)。這里，突觸單元傳統(tǒng)上配置有一個(gè)存儲(chǔ)器單元，而在本發(fā)明中，突觸單元配置有多個(gè)存儲(chǔ)器單元，并且多個(gè)存儲(chǔ)器單元再次設(shè)置在多個(gè)存儲(chǔ)器陣列中。盡管在圖13中示出了k個(gè)存儲(chǔ)器陣列，存儲(chǔ)器陣列的數(shù)目可以根據(jù)需要而不同地采用，例如2、4、16、32、64等。
101.對(duì)于多個(gè)存儲(chǔ)器陣列分別設(shè)置放大因數(shù)m.f(1)至m.f(k)，并且放大因數(shù)可以是2n(n包括0和正整數(shù))以表示二進(jìn)制數(shù)系統(tǒng)中的位數(shù)。例如，在圖12中，存儲(chǔ)器陣列的數(shù)目是8。因此，m.f(1)是27，m.f(2)是26，m.f(3)是25，并且最后的m.f(8)可以是20。
102.在圖13中，突觸單元w
11
配置有k個(gè)存儲(chǔ)器單元a1c
11
、a2c
11
、a3c
11
、
...
、a
kc11
。當(dāng)輸入信
號(hào)x1被輸入到k個(gè)存儲(chǔ)器單元中的每一個(gè)時(shí)，在k個(gè)存儲(chǔ)器單元中分別產(chǎn)生電流x1*a1c
11
、x1*a2c
11
、x1*a3c
11
、
...
、x1*a
kc11
。
103.所產(chǎn)生的電流分別由乘法器mp(1)至mp(k)放大，乘法器mp(1)至mp(k)分別連接到存儲(chǔ)器陣列，其中放大因數(shù)m.f(1)至m.f(k)分別根據(jù)存儲(chǔ)器單元分別所處的存儲(chǔ)器陣列設(shè)置，并且最終示出以下輸出信號(hào)。
104.x1w
11
＝x1*(a1c
11
*m.f(1)+a2c
11
*m.f(2)+...+a
kc11
*m.f(k))
105.最后，通過(guò)對(duì)n個(gè)突觸單元的輸出信號(hào)求和，可以如下獲得可用于推斷的輸出信號(hào)i1，如圖14所示。
106.i1＝x1*w
11
+x2*w
21
+x3*w
31
+...+xn*w
n1
107.＝x1*(a1c
11
*m.f(1)+a2c
11
*m.f(2)+...+a
kc11
*m.f(k))+x2*(a1c
21
*m.f(1)+a2c
21
*m.f(2)+...+a
kc21
*m.f(k))+...+xn*(a1c
n1
*m.f(1)+a2c
n1
*m.f(2)+...+a
kcn1
*m.f(k))
108.因此，有必要根據(jù)放大因數(shù)放大流過(guò)每個(gè)突觸單元的每個(gè)存儲(chǔ)器單元的電流，并將這些電流相加。結(jié)果，得到的值變得等于通過(guò)乘法器mp(k)用在存儲(chǔ)器陣列中設(shè)置的放大因數(shù)m.f(k)將值x1*a
kc11
+x2*a
kc21
+...+xn*a
kcn1
放大并相加所獲得的值，該值是每個(gè)存儲(chǔ)器陣列中流過(guò)相同輸出電極線的電流之和。因此，其可以再次表示如下。
109.i1＝(x1*a1c
11
+x2*a1c
21
+...+xn*a1c
n1
)*m.f(1)+(x1*a2c
11
+x2*a2c
21
+...+xn*a2c
n1
)*m.f(2)+...+(x1*a
kc11
+x2*a
kc21
+...+xn*a
kcn1
)*m.f(k)
110.當(dāng)更詳細(xì)地描述使用包括多個(gè)存儲(chǔ)器陣列的這種神經(jīng)形態(tài)系統(tǒng)的運(yùn)行方法時(shí)，運(yùn)行方法可以包括：(a)為所述多個(gè)存儲(chǔ)器陣列中的每一個(gè)設(shè)置放大因數(shù)；(b)從為其設(shè)置所述放大因數(shù)的多個(gè)存儲(chǔ)器陣列中的每一個(gè)中選擇和組合一個(gè)或更多個(gè)存儲(chǔ)器單元，并且設(shè)置包括所述多個(gè)存儲(chǔ)器單元的多個(gè)突觸單元；(c)將輸入信號(hào)施加到所述多個(gè)突觸單元；(d)通過(guò)針對(duì)每個(gè)存儲(chǔ)器陣列施加的輸入信號(hào)來(lái)測(cè)量流過(guò)所述突觸單元的存儲(chǔ)器單元的電流；以及(e)根據(jù)所設(shè)置的存儲(chǔ)器陣列的放大因數(shù)放大針對(duì)每個(gè)存儲(chǔ)器陣列測(cè)量的電流，并且測(cè)量在各個(gè)存儲(chǔ)器陣列中放大的電流的總和。
111.分別為存儲(chǔ)器陣列設(shè)置放大因數(shù)m.f(1)至m.f(k)，并且從存儲(chǔ)器陣列中選擇存儲(chǔ)器單元并將其組合以設(shè)置多個(gè)突觸單元。在圖14中，突觸單元w
11
變?yōu)閍1c
11
、a2c
11
、a3c
11
、...、a
kc11
的組合，w
21
變?yōu)閍1c
21
、a2c
21
、a3c
31
、...、a
kc21
的組合，最后的w
n1
變?yōu)閍1c
n1
、a2c
n1
、a3c
n1
、...、a
kcn1
的組合。
112.當(dāng)輸入信號(hào)x1至xn被施加到以這種方式設(shè)置的突觸單元時(shí)，電流在包括在這些突觸單元中的每一個(gè)中的存儲(chǔ)器單元中流動(dòng)。例如，x1*a1c
11
、x1*a2c
11
、x1*a3c
11
、...、x1*a
kc11
的電流分別流過(guò)包括在突觸單元w
11
中的存儲(chǔ)器單元a1c
11
、a2c
11
、a3c
11
、..、a
kc11
。
113.通過(guò)這種方式，為每個(gè)存儲(chǔ)器陣列測(cè)量并添加流過(guò)突觸單元的單個(gè)存儲(chǔ)器單元的電流。也就是說(shuō)，在圖14中，流經(jīng)存儲(chǔ)器陣列a1的電流之和為x1*a1c
11
+x2*a1c
21
+...+xn*a1c
n1
。當(dāng)測(cè)量和相加的電流之和乘以為每個(gè)存儲(chǔ)器陣列設(shè)置的放大因數(shù)((x1*a1c
11
+x2*a1c
21
+...+xn*a1c
n1
)*m.f(1))時(shí)，測(cè)量每個(gè)存儲(chǔ)器陣列a1至ak中的放大電流之和，導(dǎo)出i1，i1是推斷所必需的電流值。
114.另一方面，當(dāng)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器件并且測(cè)量流過(guò)一個(gè)存儲(chǔ)器陣列的電流的總和時(shí)，當(dāng)一個(gè)存儲(chǔ)器單元由于處于低電阻狀態(tài)而導(dǎo)通時(shí)，大電流在導(dǎo)通的存儲(chǔ)器單元中流動(dòng)，因此，出現(xiàn)大的電壓降，使得不可能讀取其他存儲(chǔ)器單元中的電
流變化。因此，當(dāng)輸入信號(hào)處于存儲(chǔ)器單元可以改變到低電阻狀態(tài)的電壓范圍內(nèi)時(shí)(參照?qǐng)D7)，需要以這樣的方式進(jìn)行，即對(duì)于一個(gè)存儲(chǔ)器陣列中的存儲(chǔ)器單元逐個(gè)依次測(cè)量輸入信號(hào)的輸入和根據(jù)輸入信號(hào)的輸出信號(hào)的輸入，然后獲得它們的和。為此，存儲(chǔ)器陣列還可以包括能夠存儲(chǔ)針對(duì)每個(gè)輸出線流動(dòng)的電流的電容器。
115.另一方面，即使當(dāng)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件并且測(cè)量流過(guò)一個(gè)存儲(chǔ)器陣列的電流的和時(shí)，輸入信號(hào)的電壓可以被設(shè)置在由雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件的特性形成的處于高電阻狀態(tài)的存儲(chǔ)器單元和處于低電阻狀態(tài)的存儲(chǔ)器單元都不導(dǎo)通的范圍內(nèi)(參見(jiàn)圖8)。據(jù)此，由于不存在導(dǎo)通的存儲(chǔ)器單元，所以可以降低整體功耗，并且由于電壓降不顯著發(fā)生，所以可以同時(shí)測(cè)量流過(guò)一個(gè)存儲(chǔ)器陣列的電流。
116.為了獲得不同的電流值ij，針對(duì)每個(gè)存儲(chǔ)器陣列的每個(gè)輸出線重復(fù)上述方法，如圖15所示。通過(guò)將如此導(dǎo)出的電流值i1至im與參考值進(jìn)行比較通過(guò)常數(shù)函數(shù)來(lái)確定最接近的電流值。
117.另外，在本發(fā)明中，多個(gè)存儲(chǔ)器單元可以位于一個(gè)存儲(chǔ)器陣列中。此外，在這種情況下，其可以是神經(jīng)形態(tài)系統(tǒng)，其中存儲(chǔ)器陣列具有包括彼此交叉的輸入電極線和輸出電極線的交叉點(diǎn)結(jié)構(gòu)，乘法器連接到每個(gè)輸出電極線，突觸單元的多個(gè)存儲(chǔ)器單元位于多條輸出電極線中，為每條輸出電極線設(shè)置放大因數(shù)，并且對(duì)位于相同輸出電極線中的所有存儲(chǔ)器單元設(shè)置相同的放大因數(shù)，并且根據(jù)放大因數(shù)通過(guò)乘法器放大在突觸單元的每個(gè)存儲(chǔ)器單元中由輸入信號(hào)流動(dòng)的電流。
118.如上所述，n個(gè)輸入信號(hào)x1至xi通過(guò)具有權(quán)重的n個(gè)突觸單元w
11
至w
n1
以輸出輸出信號(hào)，如在交叉點(diǎn)結(jié)構(gòu)的一般神經(jīng)形態(tài)系統(tǒng)中那樣。這里，在本發(fā)明中，突觸單元配置有多個(gè)存儲(chǔ)器單元，并且可以在一個(gè)存儲(chǔ)器陣列中為每條輸出線設(shè)置多個(gè)存儲(chǔ)器單元。
119.這在圖16和圖17中示出，突觸單元w
11
包括多個(gè)存儲(chǔ)器單元l1c
11
、l2c
11
、...l
kc11
。放大因數(shù)m.f(1)至m.f(k)分別被設(shè)置到其上各設(shè)置有多個(gè)存儲(chǔ)器單元的輸出電極線，并且因此乘法器m.p(1)至m.p(k)分別連接到輸出電極線。這里再次，放大因數(shù)可以是2n(n是包括0的正整數(shù))，以表示二進(jìn)制系統(tǒng)中的位數(shù)。例如，在圖16和圖17中，具有不同放大因數(shù)的輸出電極線的數(shù)目k為8。因此，m.f(1)是27，m.f(2)是26，m.f(3)是25，并且最后的m.f(8)可以是20。
120.圖16示出了具有相同放大因數(shù)的輸出電極線聚集在一起的情況，圖17示出了其中針對(duì)每個(gè)輸出電極線設(shè)置乘法器的情況，因?yàn)榉糯笠驍?shù)對(duì)于每個(gè)相鄰的輸出電極線是不同的。
121.在圖16中，突觸單元w
11
配置有k個(gè)存儲(chǔ)器單元l1c
11
、l2c
11
、l3c
11
、
...
、l
kc11
，并且當(dāng)輸入信號(hào)x1被輸入到k個(gè)存儲(chǔ)器單元中的每一個(gè)時(shí)，相應(yīng)地，在k個(gè)存儲(chǔ)器單元中分別產(chǎn)生電流x1*l1c
11
、x1*l2c
11
、x1*l3c
11
、
...
、x1*l
kc11
。
122.再次，x2*l1c
21
、x2*l2c
21
、x2*l3c
21
、
...
、x2*l
kc21
的電流分別在作為突觸單元的w
21
的存儲(chǔ)器單元中產(chǎn)生。
123.該產(chǎn)生的電流通過(guò)根據(jù)存儲(chǔ)器單元分別所處的輸出電極線設(shè)置的放大因數(shù)來(lái)放大，并且最終，突觸單元w
11
的輸出信號(hào)如下所示。
124.x1w
11
＝x1*(l1c
11
*m.f(1)+l2c
11
*m.f(2)+...+l
kc11
*m.f(k))
125.最后，通過(guò)對(duì)各個(gè)突觸單元的輸出信號(hào)求和，可以如下獲得可用于推斷的輸出信
號(hào)i1，如圖16所示。
126.i1＝x1*w
11
+x2*w
21
+x3*w
31
+...+xn*w
n1
127.＝x1*(l1c
11
*m.f(1)+l2c
11
*m.f(2)+...+l
kc11
*m.f(k))+x2*(l1c
21
*m.f(1)+l2c
21
*m.f(2)+...+l
kc21
*m.f(k))+...+xn*(l1c
n1
*m.f(1)+l2c
n1
*m.f(2)+...+l
kcn1
*m.f(k))
128.因此，有必要根據(jù)放大因數(shù)放大流過(guò)每個(gè)突觸單元的每個(gè)存儲(chǔ)器單元的電流，并將這些電流相加。結(jié)果，得到的值變得等于通過(guò)在存儲(chǔ)器陣列中設(shè)置的放大因數(shù)m.f(k)將值x1*a
kc11
+x2*a
kc21
+...+xn*a
kcn1
放大并相加所獲得的值，該值是每個(gè)存儲(chǔ)器陣列中流過(guò)相同輸出電極線的電流之和。
129.i1＝(x1*a1c
11
+x2*a1c
21
+...+xn*a1c
n1
)*m.f(1)+(x1*a2c
11
+x2*a2c
21
+...+xn*a2c
n1
)*m.f(2)+...+(x1*a
kc11
+x2*a
kc21
+...+xn*a
kcn1
)*m.f(k)
130.如圖16所示，與圖17所示的輸出電極線彼此相鄰的情況不同，在一個(gè)存儲(chǔ)器陣列中具有相同放大因數(shù)的輸出電極線可以對(duì)于每個(gè)相鄰電極線具有不同的放大因數(shù)。
131.當(dāng)描述使用神經(jīng)形態(tài)系統(tǒng)的運(yùn)行方法時(shí)，在該神經(jīng)形態(tài)系統(tǒng)中一個(gè)突觸單元包括多個(gè)存儲(chǔ)器單元，并且所述多個(gè)存儲(chǔ)器單元位于一個(gè)存儲(chǔ)器中，更詳細(xì)地，所述運(yùn)行方法可以是運(yùn)行用于神經(jīng)形態(tài)系統(tǒng)的突觸設(shè)備的方法，所述方法包括：(a)為所述存儲(chǔ)器陣列的每個(gè)輸出電極線設(shè)置放大因數(shù)；(b)選擇和組合連接到為其設(shè)置所述放大因數(shù)的輸出電極線的一個(gè)或更多個(gè)存儲(chǔ)器單元，并且設(shè)置包括所述多個(gè)存儲(chǔ)器單元的多個(gè)突觸單元；(c)將輸入信號(hào)施加到所述多個(gè)突觸單元；(d)通過(guò)針對(duì)每個(gè)輸出電極線施加的輸入信號(hào)來(lái)測(cè)量流過(guò)所述突觸單元的存儲(chǔ)器單元的電流；以及(e)根據(jù)所設(shè)置的所述輸出電極線的放大因數(shù)放大針對(duì)每個(gè)輸出線測(cè)量的電流，并且測(cè)量在各個(gè)輸出電極線中放大的電流的總和。
132.分別為輸出電極線設(shè)置放大因數(shù)m.f(1)至m.f(k)。這里，通過(guò)選擇和組合存儲(chǔ)器單元來(lái)設(shè)置多個(gè)突觸單元。在圖16中，突觸單元w
11
是l1c
11
、l2c
11
、l3c
11
、...、l
kc11
的組合。
133.當(dāng)輸入信號(hào)x1至xn被施加到以這種方式設(shè)置的突觸單元時(shí)，電流在包括在這些突觸單元中的每一個(gè)中的存儲(chǔ)器單元中流動(dòng)。例如，x1*l1c
11
、x1*l2c
11
、x1*l3c
11
、...、x1*l
kc11
的電流分別流過(guò)包括在突觸單元w
11
中的存儲(chǔ)器單元l1c
11
、l2c
11
、l3c
11
、...、l
kc11
。
134.以這種方式，針對(duì)每個(gè)輸出電極線，測(cè)量并相加流過(guò)突觸單元的各個(gè)存儲(chǔ)器單元的電流。也就是說(shuō)，在圖16中，流過(guò)存儲(chǔ)器輸出電極線l
1-1
的電流之和是x1*l1c
11
+x2*l1c
21
+...+xn*l1c
n1
。當(dāng)測(cè)量和相加的電流之和乘以為每條輸出電極線((x1*l1c
11
+x2*l1c
21
+...+xn*l1c
n1
)*m.f(1))設(shè)置的放大因數(shù)時(shí)，測(cè)量每條輸出電極線l
1-1
至l
k-1
中的放大電流之和，導(dǎo)出作為推斷所需的電流值的i1。
135.另一方面，當(dāng)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器件并且測(cè)量流過(guò)一條輸出電極線的電流的總和時(shí)，當(dāng)一個(gè)存儲(chǔ)器單元由于處于低電阻狀態(tài)而導(dǎo)通時(shí)，大電流在導(dǎo)通的存儲(chǔ)器單元中流動(dòng)，因此，出現(xiàn)大的電壓降，使得不可能讀取同一輸出電極線上的其他存儲(chǔ)器單元中的電流變化。因此，當(dāng)輸入信號(hào)處于存儲(chǔ)器單元可以改變到低電阻狀態(tài)的電壓范圍內(nèi)時(shí)(參照?qǐng)D7)，需要以這樣的方式進(jìn)行，即對(duì)于一條輸出電極線中的存儲(chǔ)器單元逐個(gè)依次測(cè)量輸入信號(hào)的輸入和根據(jù)輸入信號(hào)的輸出信號(hào)的輸入，然后獲得它們的和。為此，存儲(chǔ)器陣列還可以包括能夠存儲(chǔ)針對(duì)每個(gè)輸出線流動(dòng)的電流的電容器。
136.另一方面，即使當(dāng)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件并且測(cè)量流過(guò)一條輸出電極線的電流的和時(shí)，輸入信號(hào)的電壓可以被設(shè)置在由雙端開(kāi)關(guān)元件或選擇性
存儲(chǔ)器元件的特性形成的處于高電阻狀態(tài)的存儲(chǔ)器單元和處于低電阻狀態(tài)的存儲(chǔ)器單元都不導(dǎo)通的范圍內(nèi)(參見(jiàn)圖8)。據(jù)此，由于不存在導(dǎo)通的存儲(chǔ)器單元，因此能夠降低整體功耗，并且由于電壓降不顯著發(fā)生，因此能夠一次測(cè)量流過(guò)一條輸出電極線上的存儲(chǔ)器單元的電流的總和。
137.另外，為了獲得不同的電流值ij，針對(duì)每個(gè)存儲(chǔ)器陣列的每個(gè)輸出線重復(fù)上述方法，如圖17所示。通過(guò)將如此導(dǎo)出的電流值i1至im與參考值進(jìn)行比較通過(guò)常數(shù)函數(shù)來(lái)確定最接近的電流值。
138.另外，在本發(fā)明中，能夠存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元可以是能夠存儲(chǔ)一個(gè)或更多比特的邏輯狀態(tài)的存儲(chǔ)器裝置。當(dāng)邏輯狀態(tài)不只是開(kāi)或關(guān)，而是具有幾個(gè)階段時(shí)，即使當(dāng)存儲(chǔ)器單元的數(shù)目較小時(shí)，也可以表示較大的突觸權(quán)重。
139.可以存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元中的每一個(gè)可以包括非易失性存儲(chǔ)器元件和選擇器元件。需要使用非易失性存儲(chǔ)器以便在存儲(chǔ)器單元中以低功率存儲(chǔ)邏輯狀態(tài)，并且每個(gè)存儲(chǔ)器單元需要包括選擇器元件，以便依次選擇存儲(chǔ)器單元并在寫(xiě)入步驟中向其寫(xiě)入邏輯狀態(tài)，并且在讀取步驟中測(cè)量流過(guò)經(jīng)編程存儲(chǔ)器單元的電流的總和。
140.非易失性存儲(chǔ)器元件可以是閃存、電阻式隨機(jī)存取存儲(chǔ)器(rram)、相變隨機(jī)存取存儲(chǔ)器(pram)或磁隨機(jī)存取存儲(chǔ)器(mram)中的任何一種。特別地，非易失性存儲(chǔ)器元件可以是諸如rram、pram或mram的可變電阻元件。該可變電阻元件可以根據(jù)所施加的輸入信號(hào)來(lái)表示各種電阻狀態(tài)，并且通過(guò)該電阻狀態(tài)來(lái)存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)。
141.此外，選擇器元件可以是存儲(chǔ)器裝置，其是晶體管、二極管或雙端開(kāi)關(guān)元件中的任何一個(gè)。每個(gè)存儲(chǔ)器單元可以通過(guò)包括在其中的選擇器元件被單獨(dú)地選擇并且經(jīng)受寫(xiě)入步驟和讀取步驟。
142.特別地，選擇器元件可以是雙端開(kāi)關(guān)元件。應(yīng)用雙端開(kāi)關(guān)元件作為用于選擇存儲(chǔ)器單元的選擇器元件可以提高集成度并減少功耗。雙端開(kāi)關(guān)元件可以是任何元件，例如，雙向閾值開(kāi)關(guān)、過(guò)渡金屬氧化物開(kāi)關(guān)、混合離子電子導(dǎo)體(miec)開(kāi)關(guān)、互補(bǔ)電阻開(kāi)關(guān)、摻雜非晶硅等。
143.另外，在本發(fā)明中，能夠存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元中的每一個(gè)可以包括選擇性存儲(chǔ)器元件。選擇性存儲(chǔ)器元件是指既具有非易失性存儲(chǔ)器特性又具有選擇器元件特性的元件。選擇性存儲(chǔ)器元件是指能夠通過(guò)電阻的變化來(lái)存儲(chǔ)邏輯狀態(tài)，并且同時(shí)通過(guò)基于恒定電壓(即閾值電壓)引起電阻的變化來(lái)作為選擇器元件運(yùn)行的元件。
144.例如，在由硫?qū)倩锊牧现瞥傻碾p向閾值開(kāi)關(guān)的情況下，可以通過(guò)施加具有不同極性的寫(xiě)入電壓來(lái)產(chǎn)生不同的電阻狀態(tài)。沒(méi)有相變的硫?qū)倩锊牧弦部梢允强勺冸娮柙⑶揖哂袑?dǎo)致在閾值電壓附近發(fā)生恒定電阻變化的獨(dú)特開(kāi)關(guān)特性。
145.以此方式，當(dāng)使用包括硫?qū)倩锊牧隙鴽](méi)有相變的可變電阻元件時(shí)，如現(xiàn)有的雙向閾值開(kāi)關(guān)元件，可以通過(guò)開(kāi)關(guān)特性選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并且每個(gè)邏輯狀態(tài)可以通過(guò)可變電阻特性存儲(chǔ)在其中。
146.這樣的元件可以表示為選擇性存儲(chǔ)器元件，并且在這種情況下，附加存儲(chǔ)器元件或選擇器元件不是必需的。因此，實(shí)現(xiàn)了高密度存儲(chǔ)器裝置，并且可以減少功耗。作為這種硫?qū)倩锊牧?，可以使用in-ge-as-se合金、te-se合金、as-se合金、ge-te合金、ge-se合金、as-se-te合金、ge-as-se合金、ge-as-sb合金、ge-sb-te合金、ge-sb-se合金、ge-as-te合
金、si-ge-as-se合金、si-te-as-ge合金、in-sb-te合金、in-sb-se合金、in-ge-as合金、in-ge-te合金、in-te合金等。然而，除了上述材料之外，能夠存儲(chǔ)邏輯狀態(tài)并且能夠通過(guò)電阻變化執(zhí)行開(kāi)關(guān)功能的任何材料都不受特別限制。
147.另外，在本發(fā)明中，輸出信號(hào)單元可以包括模數(shù)轉(zhuǎn)換器，并且從輸出信號(hào)單元接收的電流的和是模擬信號(hào)，該模擬信號(hào)可以通過(guò)模數(shù)轉(zhuǎn)換器數(shù)字化并輸出。該模數(shù)轉(zhuǎn)換器可以是感測(cè)放大器。
技術(shù)特征：
1.一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括：存儲(chǔ)器陣列，該存儲(chǔ)器陣列包括能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元以及連接到所述多個(gè)存儲(chǔ)器單元的多條位線和多條字線；控制器，其用于控制寫(xiě)入步驟和讀取步驟；寫(xiě)入單元；以及讀取單元，其中，在所述寫(xiě)入步驟中，所述控制器通過(guò)所述寫(xiě)入單元從所述多個(gè)存儲(chǔ)器單元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，依次向所選的一個(gè)或更多個(gè)存儲(chǔ)器單元施加寫(xiě)入電壓以允許在所選的一個(gè)或更多個(gè)存儲(chǔ)器單元中寫(xiě)入邏輯狀態(tài)，并且在所述讀取步驟中，通過(guò)所述讀取單元將讀取電壓施加到被選擇為在其中寫(xiě)入所述邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元，以便通過(guò)流經(jīng)所述一個(gè)或更多個(gè)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，使得允許將所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元識(shí)別為作為一個(gè)突觸元件運(yùn)行。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，能夠選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元能夠分別存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)。3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，能夠選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元中的每一個(gè)包括非易失性存儲(chǔ)器元件和選擇器元件，并且所述選擇器元件是晶體管、二極管或雙端開(kāi)關(guān)元件中的任何一個(gè)。4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，能夠選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括選擇性存儲(chǔ)器元件。5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述寫(xiě)入單元包括dc計(jì)數(shù)器。6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述讀取單元包括模數(shù)轉(zhuǎn)換器。7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，在所述寫(xiě)入步驟中被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元是所有連接到所述多條位線中的一條位線的存儲(chǔ)器單元。8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，在所述寫(xiě)入步驟中被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元是所有連接到所述多條字線中的一條字線的存儲(chǔ)器單元。9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，在所述寫(xiě)入步驟中被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元的數(shù)目是1、2、4、8、16、32、64、128、256、1024或2048中的任何一個(gè)。10.一種用于確定存儲(chǔ)器裝置中的突觸權(quán)重的方法，所述存儲(chǔ)器裝置包括存儲(chǔ)器陣列，該存儲(chǔ)器陣列包括能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元、連接到所述多個(gè)存儲(chǔ)器單元的位線和字線，所述方法包括以下步驟：(a)從所述多個(gè)存儲(chǔ)器單元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，并在所選的一個(gè)或更多個(gè)存儲(chǔ)器單元中依次施加寫(xiě)入電壓以寫(xiě)入邏輯狀態(tài)；(b)將讀取電壓施加到已被選擇為在其中寫(xiě)入所述邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元；以及(c)通過(guò)所施加的讀取電壓，通過(guò)流經(jīng)已被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，
其中，所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。11.根據(jù)權(quán)利要求10所述的方法，其中，能夠選擇性地存儲(chǔ)邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元中的每一個(gè)是能夠存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)的存儲(chǔ)器單元。12.根據(jù)權(quán)利要求10所述的方法，其中，能夠選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器裝置，并且步驟(b)中的所述讀取電壓處于這樣的范圍中，在該范圍中，已經(jīng)被選擇為在其中寫(xiě)入邏輯狀態(tài)的所有一個(gè)或更多個(gè)存儲(chǔ)器單元未被導(dǎo)通，并且該范圍大于施加到未從所述存儲(chǔ)器陣列中選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元的電壓。13.根據(jù)權(quán)利要求12所述的方法，其中，步驟(a)中的所述寫(xiě)入電壓使得從所述多個(gè)存儲(chǔ)器單元中選擇的所述一個(gè)或更多個(gè)存儲(chǔ)器單元導(dǎo)通，并且具有用于寫(xiě)入第一邏輯狀態(tài)的第一極性和用于寫(xiě)入第二邏輯狀態(tài)的第二極性，所述第一極性與所述第二極性相反，步驟(b)中的所述讀取電壓具有與所述寫(xiě)入電壓的第一極性相同的極性，并且所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為一個(gè)突觸元件運(yùn)行。14.根據(jù)權(quán)利要求10所述的方法，其中，被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元是所有連接到位線中的一條位線的存儲(chǔ)器單元。15.根據(jù)權(quán)利要求10所述的方法，其中，被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元是所有連接到字線中的一條字線的存儲(chǔ)器單元。16.根據(jù)權(quán)利要求10所述的方法，其中，在步驟(a)中被選擇為在其中寫(xiě)入邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元的數(shù)目是1、2、4、8、16、32、64、128、256、1024或2048中的任何一個(gè)。17.一種神經(jīng)形態(tài)系統(tǒng)，該神經(jīng)形態(tài)系統(tǒng)包括：輸入信號(hào)單元，其生成輸入信號(hào)；突觸部分，其包括接收所述輸入信號(hào)單元的信號(hào)并根據(jù)設(shè)置的權(quán)重生成電流的多個(gè)突觸單元和放大在所述突觸單元中生成的電流的乘法器；以及輸出信號(hào)單元，其通過(guò)接收從所述突觸部分生成的電流來(lái)生成輸出信號(hào)，其中，所述突觸單元中的每一個(gè)包括彼此連接并且能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元，在所述多個(gè)存儲(chǔ)器單元中的每一個(gè)中設(shè)置放大因數(shù)，并且由所述乘法器通過(guò)所述放大因數(shù)對(duì)通過(guò)所述輸入信號(hào)流經(jīng)所述多個(gè)存儲(chǔ)器單元的電流進(jìn)行放大。18.根據(jù)權(quán)利要求17所述的神經(jīng)形態(tài)系統(tǒng)，其中，所述突觸單元的所述多個(gè)存儲(chǔ)器單元位于多個(gè)存儲(chǔ)器陣列中，所述多個(gè)存儲(chǔ)器陣列具有包括彼此交叉的輸入電極線和輸出電極線的交叉點(diǎn)結(jié)構(gòu)，所述乘法器連接到所述多個(gè)存儲(chǔ)器陣列中的每一個(gè)，在所述多個(gè)存儲(chǔ)器陣列中的每一個(gè)中設(shè)置所述放大因數(shù)，并且對(duì)于包括在同一存儲(chǔ)器陣列中的所有存儲(chǔ)器單元設(shè)置相同的放大因數(shù)，并且通過(guò)輸入信號(hào)在所述突觸單元的所述多個(gè)存儲(chǔ)器單元中的每一個(gè)中流動(dòng)的電流根據(jù)所述放大因數(shù)被乘法器放大。19.根據(jù)權(quán)利要求17所述的神經(jīng)形態(tài)系統(tǒng)，其中，所述突觸單元的所述多個(gè)存儲(chǔ)器單元位于一個(gè)存儲(chǔ)器陣列中，
所述存儲(chǔ)器陣列具有包括彼此交叉的輸入電極線和輸出電極線的交叉點(diǎn)結(jié)構(gòu)，并且所述乘法器連接到所述輸出電極線中的每條輸出電極線，所述突觸單元的所述多個(gè)存儲(chǔ)器單元位于多條輸出電極線上，針對(duì)每條輸出電極線設(shè)置放大因數(shù)，并且針對(duì)位于同一輸出電極線上的所有存儲(chǔ)器單元設(shè)置相同放大因數(shù)，并且由乘法器根據(jù)所述放大因數(shù)對(duì)通過(guò)輸入信號(hào)在所述突觸單元的所述存儲(chǔ)器單元中的每一個(gè)中流動(dòng)的電流進(jìn)行放大。20.根據(jù)權(quán)利要求18或19所述的神經(jīng)形態(tài)系統(tǒng)，所述神經(jīng)形態(tài)系統(tǒng)還包括：電容器，其存儲(chǔ)針對(duì)每條輸出電極線流動(dòng)的電流。21.根據(jù)權(quán)利要求17至19中的任一項(xiàng)所述的神經(jīng)形態(tài)系統(tǒng)，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元中的每一個(gè)存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)。22.根據(jù)權(quán)利要求17至19中的任一項(xiàng)所述的神經(jīng)形態(tài)系統(tǒng)，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元中的每一個(gè)包括非易失性存儲(chǔ)器元件和選擇器元件，并且所述選擇器元件是晶體管、二極管和雙端開(kāi)關(guān)元件中的任何一個(gè)。23.根據(jù)權(quán)利要求17至19中的任一項(xiàng)所述的神經(jīng)形態(tài)系統(tǒng)，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括選擇性存儲(chǔ)器元件。24.根據(jù)權(quán)利要求17至19中的任一項(xiàng)所述的神經(jīng)形態(tài)系統(tǒng)，其中，所述輸出信號(hào)單元包括模數(shù)轉(zhuǎn)換器。25.根據(jù)權(quán)利要求17至19中的任一項(xiàng)所述的神經(jīng)形態(tài)系統(tǒng)，其中，所述放大因數(shù)是2
n
，n是包括0的正整數(shù)。26.根據(jù)權(quán)利要求18所述的神經(jīng)形態(tài)系統(tǒng)，其中，所述多個(gè)存儲(chǔ)器陣列的數(shù)目為2、4、8、16、32或64中的任何一個(gè)，并且所述多個(gè)存儲(chǔ)器陣列具有不同的放大因數(shù)。27.一種用于在神經(jīng)形態(tài)系統(tǒng)中運(yùn)行該神經(jīng)形態(tài)系統(tǒng)的突觸設(shè)備的方法，所述神經(jīng)形態(tài)系統(tǒng)包括多個(gè)突觸單元，所述突觸單元包括彼此連接并位于具有交叉點(diǎn)結(jié)構(gòu)的多個(gè)存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)器單元，所述交叉點(diǎn)結(jié)構(gòu)包括輸入電極線和輸出電極線，所述多個(gè)存儲(chǔ)器單元選擇性地存儲(chǔ)邏輯狀態(tài)，所述方法包括以下步驟：(a)為所述多個(gè)存儲(chǔ)器陣列中的每一個(gè)設(shè)置放大因數(shù)；(b)從為其設(shè)置所述放大因數(shù)的所述多個(gè)存儲(chǔ)器陣列中的每一個(gè)中選擇和組合一個(gè)或更多個(gè)存儲(chǔ)器單元，并且設(shè)置包括所述多個(gè)存儲(chǔ)器單元的多個(gè)突觸單元；(c)將輸入信號(hào)施加到所述多個(gè)突觸單元；(d)通過(guò)針對(duì)每個(gè)存儲(chǔ)器陣列施加的輸入信號(hào)來(lái)測(cè)量流經(jīng)所述突觸單元的所述存儲(chǔ)器單元的電流；以及(e)根據(jù)所設(shè)置的存儲(chǔ)器陣列的放大因數(shù)放大針對(duì)每個(gè)存儲(chǔ)器陣列測(cè)量的電流，并且測(cè)量在各個(gè)存儲(chǔ)器陣列中放大的電流的總和。28.一種用于在神經(jīng)形態(tài)系統(tǒng)中運(yùn)行該神經(jīng)形態(tài)系統(tǒng)的突觸設(shè)備的方法，所述神經(jīng)形態(tài)系統(tǒng)包括多個(gè)突觸單元，所述突觸單元包括彼此連接并位于具有交叉點(diǎn)結(jié)構(gòu)的一個(gè)存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)器單元，所述交叉點(diǎn)結(jié)構(gòu)包括彼此交叉的輸入電極線和輸出電極線，所述多個(gè)存儲(chǔ)器單元選擇性地存儲(chǔ)邏輯狀態(tài)，所述方法包括以下步驟：
(a)為所述存儲(chǔ)器陣列的每條輸出電極線設(shè)置放大因數(shù)；(b)選擇和組合連接到為其設(shè)置所述放大因數(shù)的輸出電極線的一個(gè)或更多個(gè)存儲(chǔ)器單元，并且設(shè)置包括所述多個(gè)存儲(chǔ)器單元的多個(gè)突觸單元；(c)將輸入信號(hào)施加到所述多個(gè)突觸單元；(d)通過(guò)針對(duì)每條輸出電極線施加的輸入信號(hào)來(lái)測(cè)量流經(jīng)所述突觸單元的所述存儲(chǔ)器單元的電流；以及(e)根據(jù)所設(shè)置的所述輸出電極線的放大因數(shù)放大針對(duì)每條輸出電極線測(cè)量的電流，并且測(cè)量在各個(gè)輸出電極線中放大的電流的總和。29.根據(jù)權(quán)利要求27或28所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述存儲(chǔ)器單元中的每一個(gè)存儲(chǔ)一個(gè)或更多個(gè)比特的邏輯狀態(tài)。30.根據(jù)權(quán)利要求27或28所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元中的每一個(gè)包括非易失性存儲(chǔ)器元件和選擇器元件，并且所述選擇器元件是晶體管、二極管和雙端開(kāi)關(guān)元件中的任何一個(gè)。31.根據(jù)權(quán)利要求27或28所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括選擇性存儲(chǔ)器元件。32.根據(jù)權(quán)利要求27或28所述的方法，其中，所述放大因數(shù)是2
n
，n是包括0的正整數(shù)。33.根據(jù)權(quán)利要求27所述的方法，其中，所述多個(gè)存儲(chǔ)器陣列的數(shù)目為2、4、8、16、32或64中的任何一個(gè)，并且所述多個(gè)存儲(chǔ)器陣列具有不同的放大因數(shù)。34.根據(jù)權(quán)利要求27或28所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件，所述輸入信號(hào)的電壓處于如下范圍內(nèi)：在所述范圍內(nèi)，處于高電阻狀態(tài)的存儲(chǔ)器單元未被導(dǎo)通，而處于低電阻狀態(tài)的存儲(chǔ)器單元被導(dǎo)通，從而區(qū)分通過(guò)所述雙端開(kāi)關(guān)元件或所述選擇性存儲(chǔ)器元件的特性形成的所述存儲(chǔ)器單元的所述高電阻狀態(tài)和所述低電阻狀態(tài)，并且在一個(gè)存儲(chǔ)器陣列中的存儲(chǔ)器單元中對(duì)存儲(chǔ)器單元逐個(gè)依次執(zhí)行將所述輸入信號(hào)施加于所述存儲(chǔ)器單元，并且測(cè)量流經(jīng)所述存儲(chǔ)器單元的電流。35.根據(jù)權(quán)利要求27或28所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件，并且所述輸入信號(hào)的電壓處于如下范圍內(nèi)：在該范圍內(nèi)，通過(guò)所述雙端開(kāi)關(guān)元件或所述選擇性存儲(chǔ)器元件的特性形成的處于高電阻狀態(tài)的存儲(chǔ)器單元和處于低電阻狀態(tài)的存儲(chǔ)器單元二者都未導(dǎo)通。36.根據(jù)權(quán)利要求27所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件，
所述輸入信號(hào)的電壓處于如下范圍內(nèi)：在該范圍內(nèi)，通過(guò)所述雙端開(kāi)關(guān)元件或所述選擇性存儲(chǔ)器元件的特性形成的處于高電阻狀態(tài)的存儲(chǔ)器單元和處于低電阻狀態(tài)的存儲(chǔ)器單元二者都未導(dǎo)通，并且在步驟(d)中，同時(shí)測(cè)量流經(jīng)位于所述多個(gè)存儲(chǔ)器陣列中的同一存儲(chǔ)器陣列中的存儲(chǔ)器單元的電流。37.根據(jù)權(quán)利要求28所述的方法，其中，選擇性地存儲(chǔ)所述邏輯狀態(tài)的所述多個(gè)存儲(chǔ)器單元包括雙端開(kāi)關(guān)元件或選擇性存儲(chǔ)器元件，所述輸入信號(hào)的電壓處于如下范圍內(nèi)：在該范圍內(nèi)，通過(guò)所述雙端開(kāi)關(guān)元件或所述選擇性存儲(chǔ)器元件的特性形成的處于高電阻狀態(tài)的存儲(chǔ)器單元和處于低電阻狀態(tài)的存儲(chǔ)器單元二者都未導(dǎo)通，并且在步驟(d)中，同時(shí)測(cè)量流經(jīng)位于所述輸出電極線中的同一輸出電極線上的存儲(chǔ)器單元的電流。
技術(shù)總結(jié)
本發(fā)明的目的是提供一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置能夠產(chǎn)生用于處理用于實(shí)現(xiàn)神經(jīng)形態(tài)系統(tǒng)的突觸元件的分析信息的逐漸電阻變化。為了解決前述缺陷，本發(fā)明提供了一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括：存儲(chǔ)器陣列，其包括能夠選擇性地存儲(chǔ)邏輯狀態(tài)的多個(gè)存儲(chǔ)器單元以及連接到所述多個(gè)存儲(chǔ)器單元的多條位線和字線；控制器，其控制寫(xiě)入步驟和讀取步驟；寫(xiě)入單元；以及讀取單元，其中，在所述寫(xiě)入步驟中，所述控制器使得所述寫(xiě)入單元從所述多個(gè)存儲(chǔ)器單元中選擇一個(gè)或更多個(gè)存儲(chǔ)器單元，依次向其施加寫(xiě)入電壓以允許寫(xiě)入邏輯狀態(tài)，并且在所述讀取步驟中，使得所述讀取單元將讀取電壓施加到被選擇為寫(xiě)入所述邏輯狀態(tài)的所述一個(gè)或更多個(gè)存儲(chǔ)器單元，并且基于流經(jīng)所述一個(gè)或更多個(gè)存儲(chǔ)器單元的電流的總和來(lái)確定突觸權(quán)重，使得將所選擇的一個(gè)或更多個(gè)存儲(chǔ)器單元被識(shí)別為作為突觸元件運(yùn)行。為突觸元件運(yùn)行。為突觸元件運(yùn)行。
