模擬數字轉換器及其操作方法與流程
1.本發明關于電子電路，特別是一種模擬數字轉換器及其操作方法。
背景技術：
2.模擬數字轉換器(analog-to-digital converter,adc)是用于將模擬形式的連續信號轉換為數字形式的離散信號的裝置，在音頻系統、視頻系統、通訊系統、以及各種數字信號處理系統中得到廣泛運用。逐次逼近寄存器(successive approximation register,sar)模擬數字轉換器是一種模擬數字轉換器，使用電容陣列進行模擬至數字轉換，具有低功耗的特性，適用于移動裝置或便攜裝置。然而，由于sar adc采用的電容陣列中電容的不匹配，會造成sar adc的非線性誤差，降低sar adc的精確度。
技術實現要素：
3.本發明的實施例提供一種模擬數字轉換器的操作方法。模擬數字轉換器包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路及控制邏輯電路。第一電容陣列中的每組電容包含第一電容及第二電容，具有實質上相等的電容值。第二電容陣列中的每組電容包含第一電容及第二電容，具有實質上相等的電容值。第一選擇電路耦接于第一電容陣列，第二選擇電路耦接于第二電容陣列，控制邏輯電路耦接于第一選擇電路及第二選擇電路。操作方法包含在第一取樣期間，將交換信號切換至第一電平，以使第一選擇電路將第一參考電壓輸出至第一電容陣列中的每組電容的第一電容以及將第二參考電壓輸出至第一電容陣列中的每組電容的第二電容，以及使第二選擇電路將第一參考電壓輸出至第二電容陣列中的每組電容的第一電容以及將第二參考電壓輸出至第二電容陣列中的每組電容的第二電容；以及在第二取樣期間，將交換信號切換至第二電平，以使第一選擇電路將第二參考電壓輸出至第一電容陣列中的每組電容的第一電容以及將第一參考電壓輸出至第一電容陣列中的每組電容的第二電容，以及使第二選擇電路將第二參考電壓輸出至第二電容陣列中的每組電容的第一電容以及將第一參考電壓輸出至第二電容陣列中的每組電容的第二電容。控制邏輯電路在多個取樣期間依據均勻(uniform)順序將交換信號在第一電平和第二電平之間進行切換，且第一電平和第二電平相異。
4.本發明的實施例提供一種模擬數字轉換器，包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路、比較器及控制邏輯電路。第一電容陣列耦接于第一選擇電路，包含多組電容，第一電容陣列中的每組電容包含第一電容及第二電容。第二電容陣列耦接于第二選擇電路，包含多組電容，第二電容陣列中的每組電容包含第一電容及第二電容。比較器，包含第一輸入端，耦接于第一電容陣列，第二輸入端，耦接于第二電容陣列，以及輸出端。控制邏輯電路，耦接于比較器的輸出端以及第一選擇電路和第二選擇電路。在第一取樣期間，控制邏輯電路用以將交換信號切換至第一電平，以使第一選擇電路將第一參考電壓輸出至第一電容陣列中的每組電容的第一電容以及將第二參考電壓輸出至第一電容陣列中的每組電容的第二電容，以及使第二選擇電路將第一參考電壓輸出至第二電容陣列中的
每組電容的第一電容以及將第二參考電壓輸出至第二電容陣列中的每組電容的第二電容。在第二取樣期間，控制邏輯電路用以將交換信號切換至第二電平，以使第一選擇電路將第二參考電壓輸出至第一電容陣列中的每組電容的第一電容以及將第一參考電壓輸出至第一電容陣列中的每組電容的第二電容，以及使第二選擇電路將第二參考電壓輸出至第二電容陣列中的每組電容的第一電容以及將第一參考電壓輸出至第二電容陣列中的每組電容的第二電容?？刂七壿嬰娐吩诙鄠€取樣期間依據均勻順序將交換信號在第一電平和第二電平之間進行切換，且第一電平和第二電平相異。
附圖說明
5.圖1a是本發明實施例中的一種模擬數字轉換器的電路示意圖。
6.圖1b是圖1a中第一選擇電路和/或第二選擇電路的電路示意圖。
7.圖2是圖1a中的模擬數字轉換器的操作方法的流程圖。
8.圖3a是本發明實施例中的另一種模擬數字轉換器的電路示意圖。
9.圖3b是圖3a中第一選擇電路和/或第二選擇電路的電路示意圖。
10.圖4a和圖4b是圖3a中的模擬數字轉換器的另一種操作方法的流程圖。
具體實施方式
11.圖1a是本發明實施例中的一種模擬數字轉換器1的電路示意圖。模擬數字轉換器1是3位分裂電容(split capacitor)逐次逼近寄存器(successive approximation register,sar)模擬數字轉換器，可依據逐次逼近方法(如二元搜尋法)將差動輸入電壓vip,vin轉換為數字輸出數據dout。差動輸入電壓vip,vin可分別由第一信號源及第二信號源提供。數字輸出數據dout可包含3位。模擬數字轉換器1可在每個操作周期內產生一組數字輸出數據dout。每個操作周期可包含取樣階段(或稱為采集階段)及量化階段(或稱為轉換階段)，模擬數字轉換器1可在取樣階段對差動輸入電壓vip,vin進行取樣以產生一對取樣信號，以及在量化階段將該對取樣信號進行量化以產生數字輸出數據dout。量化階段可包含多(3)次轉換，用以依次產生數字輸出數據dout的多個(3)位。在多個取樣階段中，模擬數字轉換器1可依據2種電壓設置而被重置，由此降低由于電容性元件失配產生的電壓誤差，降低其積分非線性(integral nonlinearity，inl)誤差及微分非線性(differential nonlinearity，dnl)誤差，同時提供高速模擬至數字轉換。
12.模擬數字轉換器1可包含開關sw1及開關sw2、第一電容陣列141、第一選擇電路121、第二電容陣列142、第二選擇電路122、比較器16及控制邏輯電路18。第一選擇電路121及開關sw1耦接于第一電容陣列141，第二選擇電路122及開關sw2耦接于第二電容陣列142。比較器16可包含第一接收端，耦接于第一電容陣列141，第二接收端，耦接于第二電容陣列142，及輸出端，耦接于控制邏輯電路18?？刂七壿嬰娐?8耦接于第一選擇電路121及第二選擇電路122。
13.第一電容陣列141可包含3組電容，3組電容的電容值各不相同，每組電容包含第一電容及第二電容，第一電容及第二電容具有實質上相等的電容值。第一電容陣列141的第一組電容可包含第一電容c1pa及第二電容c1pb，第二組電容可包含第一電容c2pa及第二電容c2pb，第三組電容可包含第一電容c3pa及第二電容c3pb。第一電容陣列141的第一組電容、
第二組電容及第三組電容可分別對應數字輸出數據dout的最高有效位(most significant bit,msb)至最低有效位(least significant bit,lsb)。第一電容c1pa及第二電容c1pb可分別具有實質上相等的電容值3c，且第一電容陣列141的第一組電容可具有電容值6c；第一電容c2pa及第二電容c2pb可分別具有實質上相等的電容值2c，且第一電容陣列141的第二組電容可具有電容值4c；第一電容c3pa及第二電容c3pb可分別具有實質上相等的電容值1c，且第一電容陣列141的第三組電容可具有電容值2c。電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb,可各自包含上板及下板。電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的上板可耦接至開關sw1。
14.相似地，第二電容陣列142也包含3組電容，3組電容的電容值各不相同，每組電容包含第一電容及第二電容，第一電容及第二電容具有實質上相等的電容值。第二電容陣列142的第一組電容可包含第一電容c1na及第二電容c1nb，第二組電容可包含第一電容c2na及第二電容c2nb，第三組電容可包含第一電容c3na及第二電容c3nb。第二電容陣列142的第一組電容、第二組電容及第三組電容可分別對應數字輸出數據dout的最高有效位至最低有效位。第一電容c1na及第二電容c1nb可分別具有實質上相等的電容值3c，且第二電容陣列142的第一組電容可具有電容值6c；第一電容c2na及第二電容c2nb可分別具有實質上相等的電容值2c，且第二電容陣列142的第二組電容可具有電容值4c；第一電容c3na及第二電容c3nb可分別具有實質上相等的電容值1c，且第二電容陣列142的第三組電容可具有電容值2c。電容c1na,c1nb,c2na,c2nb,c3na,c3nb可各自包含上板及下板。電容c1na,c1nb,c2na,c2nb,c3na,c3nb的上板可耦接至開關sw2。
15.第一選擇電路121可接收第一參考電壓v1及第二參考電壓v2以設置第一電容陣列141的3組電容，第二選擇電路122可接收第一參考電壓v1及第二參考電壓v2以設置第二電容陣列142的3組電容。在一些實施例中，第一參考電壓v1可以是供電電壓，例如1.8v，第二參考電壓v2可以是接地電壓，例如0v。在另一些實施例中，第一參考電壓v1可以是接地電壓，第二參考電壓v2可以是供電電壓。第一選擇電路121可耦接于電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的下板。第二選擇電路122可耦接于電容c1na,c1nb,c2na,c2nb,c3na,c3nb的下板。
16.第一選擇電路121及第二選擇電路122可由一個或多個連接至參考電壓的開關以及一個或多個多路復用器實現，但不限于此。圖1b是第一選擇電路121/第二選擇電路122的一種實施例的電路示意圖。以下針對第一選擇電路121進行解釋，第二選擇電路122可依據與第一選擇電路121相似的原則而設置及運行。第一選擇電路121可包含反向器1a,1b,2a,2b,3a,3b、多路復用器m1a,m1b,m2a,m2b,m3a,m3b及開關電路s1a,s1b,s2a,s2b,s3a,s3b。反向器1a,1b,2a,2b,3a,3b可耦接于控制邏輯電路18及可分別耦接于多路復用器m1a,m1b,m2a,m2b,m3a,m3b，多路復用器m1a,m1b,m2a,m2b,m3a,m3b可耦接于控制邏輯電路18及可分別耦接于開關電路s1a,s1b,s2a,s2b,s3a,s3b，開關電路s1a,s1b,s2a,s2b,s3a,s3b可分別耦接于第一電容陣列141的電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的下板。
17.反向器1a,1b,2a,2b,3a,3b可分別從控制邏輯電路18接收對應選擇信號。多路復用器m1a,m1b,m2a,m2b,m3a,m3b可分別從控制邏輯電路18接收對應選擇信號以及分別從反向器1a,1b,2a,2b,3a,3b接收對應選擇信號的反向的對應選擇信號，依據交換信號sswp分別從對應選擇信號及反向的對應選擇信號選擇其中之一作為對應多路復用器輸出信號，以
及分別將對應多路復用器輸出信號輸出至開關電路s1a,s1b,s2a,s2b,s3a,s3b。每個開關電路s1a,s1b,s2a,s2b,s3a,s3b均包含開關sv1及sv2，開關sv1可接收第一參考電壓v1，開關sv2可接收第二參考電壓v2。每個開關電路s1a,s1b,s2a,s2b,s3a,s3b可由多路復用器m1a,m1b,m2a,m2b,m3a,m3b的對應多路復用器輸出信號進行控制而輸出第一參考電壓v1或第二參考電壓v2。
18.參考圖1a，在取樣階段時，開關sw1及開關sw2可被導通，且第一電容陣列141及第二電容陣列142可分別取樣差動輸入電壓vip,vin?？刂七壿嬰娐?8可產生交換信號sswp，以及可在多個取樣期間依據均勻順序將交換信號sswp在第一電平和第二電平之間進行切換，且第一電平和第二電平相異。第一電平可以是邏輯”0”，第二電平可以是邏輯”1”。均勻順序可以是交替順序、隨機順序或其他特定順序。當均勻順序為交替順序時，控制邏輯電路18可將交換信號sswp輪流在第一電平和第二電平之間進行切換。當均勻順序為隨機順序時，控制邏輯電路18可將交換信號sswp隨機在第一電平和第二電平之間進行切換，且交換信號sswp切換至第一電平和第二電平的機率實質上相同。其他特定順序可以是非屬純交替或非屬純隨機的順序。例如，其他特定順序可以是n個取樣期間中交換信號sswp為第一電平，接續的n個取樣期間中交換信號sswp為第二電平的順序，又在另一些實施例中，其可由先前取樣的信息來決定本筆數據的操作的交換信號sswp為第一電平或第二電平。在取樣期間，第一選擇電路121及第二選擇電路122可依據交換信號sswp將第一種電壓設置或第二種電壓設置中的電壓輸出至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb及電容c1na,c1nb,c2na,c2nb,c3na,c3nb。表格1和2分別顯示第一種電壓設置及第二種電壓設置:
19.表格1
20.電容c1pac1pbc2pbc3pac3pb下板電壓v1v2v1v2v1v2電容c1nac1nbc2nac2nbc3nac3nb下板電壓v1v2v1v2v1v2
21.表格2
22.電容c1pac1pbc2pbc3pac3pb下板電壓v2v1v2v1v2v1電容c1nac1nbc2nac2nbc3nac3nb下板電壓v2v1v2v1v2v1
23.當進行取樣且交換信號sswp在第一電平時，第一選擇電路121可將第一種電壓設置中的對應電壓輸出至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的下板，開關sw1可被導通以將差動輸入電壓vip傳送至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的上板，由此在比較器16的第一接收端建立電壓vp；第二選擇電路122可將第一種電壓設置中的對應電壓輸出至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的下板，開關sw2可被導通以將差動輸入電壓vin傳送至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的上板，由此在比較器16的第二接收端建立電壓vn。當進行取樣且交換信號sswp在第二電平時，第一選擇電路121可將第二種電壓設置中的對應電壓輸出至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的下板，開關sw1可被導通以將差動輸入電壓vip傳送至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的上板，由此建立電壓vp；第二選擇電路122可將第二種電壓設置中的對應電壓輸出至電容c1na,c1nb,c2na,c2nb,c3na,
c3nb的下板，開關sw2可被導通以將差動輸入電壓vin傳送至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的上板，由此建立電壓vn。
24.在其他實施例中，當交換信號sswp在第一電平時，第一選擇電路121可將第二種電壓設置中的對應電壓輸出至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的下板，開關sw1可被導通以將差動輸入電壓vip傳送至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的上板，由此建立電壓vp；第二選擇電路122可將第二種電壓設置中的對應電壓輸出至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的下板，開關sw2可被導通以將差動輸入電壓vin傳送至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的上板，由此建立電壓vn。當進行取樣且交換信號sswp在第二電平時，第一選擇電路121可將第一種電壓設置中的對應電壓輸出至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的下板，開關sw1可被導通以將差動輸入電壓vip傳送至電容c1pa,c1pb,c2pa,c2pb,c3pa,c3pb的上板，由此建立電壓vp；第二選擇電路122可將第一種電壓設置中的對應電壓輸出至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的下板，開關sw2可被導通以將差動輸入電壓vin傳送至電容c1na,c1nb,c2na,c2nb,c3na,c3nb的上板，由此建立電壓vn。
25.在量化階段，模擬數字轉換器1可針對數字輸出數據dout的3位進行3次轉換，比較器16可比較電壓vp及vn以產生3個比較結果，控制邏輯電路18可將每個比較結果儲存作為數字輸出數據dout的1位的位值，以及依據每個比較結果產生選擇信號，用以設定多路復用器m1pa,m1pb及多路復用器m1na,m1nb以更新電壓vp及vn。比較結果可為二進位”0”或二進位”1”。舉例而言，當進行最高有效位的轉換時，若電壓vp大于電壓vn，則比較器16可產生二進位”1”做為比較結果，控制邏輯電路18可將二進位”1”儲存作為最高有效位，產生選擇信號用以設定多路復用器m1pa,m1pb以輸出接地電壓至電容c1pa,c1pb的下板以下拉電壓vp，以及產生選擇信號用以設定多路復用器m1na,m1nb以輸出供電電壓至電容c1na,c1nb的下板以提升電壓vn。更新后的電壓vp會較先前的電壓vp低，更新后的電壓vn會較先前的電壓vn高。若電壓vp小于電壓vn，則比較器16可產生二進位”0”做為比較結果，控制邏輯電路18可將二進位”0”儲存作為最高有效位，產生選擇信號用以設定多路復用器m1pa,m1pb以輸出供電電壓至電容c1pa,c1pb的下板以提升電壓vp，以及產生選擇信號用以設定多路復用器m1na,m1nb以輸出接地電壓至電容c1na,c1nb的下板以下拉電壓vn。更新后的電壓vp會較先前的電壓vp高，更新后的電壓vn會較先前的電壓vn低。模擬數字轉換器1可依序比較以及更新電壓vp及vn以產生數字輸出數據dout的3位的3位值，以及輸出數字輸出數據dout以供后續使用。
26.圖2是模擬數字轉換器1的操作方法200的流程圖。操作方法200包含步驟s202及s204，用以在多個取樣期間使用2種電壓設置來重置第一電容陣列141及第二電容陣列142。任何合理的技術變更或是步驟調整都屬于本發明所公開的范圍。步驟s202及s204如下:
27.步驟s202:在第一取樣期間，將交換信號sswp切換至第一電平，以使第一選擇電路121將第一參考電壓v1輸出至第一電容陣列141中的每組電容的第一電容以及將第二參考電壓v2輸出至第一電容陣列141中的每組電容的第二電容，以及使第二選擇電路122將第一參考電壓v1輸出至第二電容陣列142中的每組電容的第一電容以及將第二參考電壓v2輸出至第二電容陣列142中的每組電容的第二電容；
28.步驟s204:在第二取樣期間，將交換信號sswp切換至第二電平，以使第一選擇電路121將第二參考電壓v2輸出至第一電容陣列141中的每組電容的第一電容以及將第一參考
電壓v1輸出至第一電容陣列141中的每組電容的第二電容，以及使第二選擇電路122將第二參考電壓v2輸出至第二電容陣列142中的每組電容的第一電容以及將第一參考電壓v1輸出至第二電容陣列142中的每組電容的第二電容。
29.第二取樣期間可以是第一取樣期間之后的下一個取樣期間，或可以與第一取樣期間相隔幾個取樣期間。以下結合模擬數字轉換器1說明方法200。
30.在第一取樣期間，控制邏輯電路18將交換信號sswp切換至第一電平，第一選擇電路121將第一參考電壓v1輸出至第一電容陣列141中的第一組電容的第一電容c1pa、第二組電容的第一電容c2pa及第三組電容的第一電容c3pa，及將第二參考電壓v2輸出至第一電容陣列141中的第一組電容的第二電容c1pb、第二組電容的第二電容c2pb及第三組電容的第二電容c3pb，第二選擇電路122將第一參考電壓v1輸出至第二電容陣列142中的第一組電容的第一電容c1na、第二組電容的第一電容c2na及第三組電容的第一電容c3na，以及將第二參考電壓v2輸出至第二電容陣列142中的第一組電容的第二電容c1nb、第二組電容的第二電容c2nb及第三組電容的第二電容c3nb，如表格1的第一種電壓設置所示(步驟s202)。
31.在第二取樣期間，控制邏輯電路18將交換信號sswp切換至第二電平，第一選擇電路121將第二參考電壓v2輸出至第一電容陣列141中的第一組電容的第一電容c1pa、第二組電容的第一電容c2pa及第三組電容的第一電容c3pa，以及將第一參考電壓v1輸出至第一電容陣列141中的第一組電容的第二電容c1pb、第二組電容的第二電容c2pb及第三組電容的第二電容c3pb，第二選擇電路122將第二參考電壓v2輸出至第二電容陣列142中的第一組電容的第一電容c1na、第二組電容的第一電容c2na及第三組電容的第一電容c3na，以及將第一參考電壓v1輸出至第二電容陣列142中的第一組電容的第二電容c1nb、第二組電容的第二電容c2nb及第三組電容的第二電容c3nb，如表格2的第二種電壓設置所示(步驟s204)。
32.圖3a是本發明實施例中的另一種模擬數字轉換器3的電路示意圖。模擬數字轉換器3及模擬數字轉換器1之間的差異在于模擬數字轉換器3的第一電容陣列341的第一組電容的第一電容c1pa還分為第一電容部分c1pa1及第二電容部分c1pa2，第一選擇電路321的設置第二電容陣列342的第一組電容的第一電容c1na還分為第一電容部分c1na1及第二電容部分c1na2。
33.第一選擇電路321及第二選擇電路322可由一個或多個連接至參考電壓的開關以及一個或多個多路復用器實現，但不限于此。圖3b是第一選擇電路321/第二選擇電路322的一種實施例的電路示意圖。以下針對第一選擇電路321進行解釋，第二選擇電路322可依據與第一選擇電路321相似的原則而設置及運行。第一選擇電路321可包含反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b、多路復用器m1a1,m1a2,m1b1,m1b2,m2a,m2b,m3a,m3b及開關電路s1a1,s1a2,s1b1,s1b2,s2a,s2b,s3a,s3b。反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b可耦接于控制邏輯電路18及可分別耦接于多路復用器m1a1,m1a2,m1b1,m1b2,m2a,m2b,m3a,m3b，多路復用器m1a1,m1a2,m1b1,m1b2,m2a,m2b,m3a,m3b可耦接于控制邏輯電路18及可分別耦接于開關電路s1a1,s1a2,s1b1,s1b2,s2a,s2b,s3a,s3b，開關電路s1a1,s1a2,s1b1,s1b2,s2a,s2b,s3a,s3b可分別耦接于第一電容陣列341的電容c1pa1,c1pa2,c1pb1,c1pb2,c2pa,c2pb,c3pa,c3pb的下板。
34.反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b可分別從控制邏輯電路18接收對應選擇信號。多路復用器m1a1,m1a2,m1b1,m1b2,m2a,m2b,m3a,m3b可分別從控制邏輯電路18接收對
應選擇信號及分別從反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b接收對應選擇信號的反向的對應選擇信號，依據交換信號sswp分別從對應選擇信號及反向的對應選擇信號選擇其中之一作為對應多路復用器輸出信號，及分別將對應多路復用器輸出信號輸出至開關電路s1a1,s1a2,s1b1,s1b2,s2a,s2b,s3a,s3b。每個開關電路s1a1,s1a2,s1b1,s1b2,s2a,s2b,s3a,s3b均包含開關sv1及sv2，開關sv1可接收第一參考電壓v1，開關sv2可接收第二參考電壓v2。每個開關電路s1a1,s1a2,s1b1,s1b2,s2a,s2b,s3a,s3b可由多路復用器m1a1,m1a2,m1b1,m1b2,m2a,m2b,m3a,m3b的對應多路復用器輸出信號進行控制而輸出第一參考電壓v1或第二參考電壓v2。
35.第一電容陣列341的一組較大電容的第一電容的第一電容部分的電容值可實質上等于第一電容陣列341的一組較小電容的第一電容的電容值，且第一電容陣列341的該組較大電容的第二電容的第一電容部分的電容值可實質上等于第一電容陣列341的該組較小電容的第一電容的電容值。舉例而言，第一電容陣列341的第一組電容的第一電容c1pa的第一電容部分c1pa1的電容值可實質上等于第一電容陣列341的第二組電容的第一電容c2pa的電容值2c，且第一電容陣列341的第一組電容的第二電容c1pb的第一電容部分c1pb1的電容值可實質上等于第一電容陣列341的第二組電容的第一電容c2pa的電容值2c。第一電容陣列341的該組較大電容的第一電容的第二電容部分的電容值可等于該組較大電容的第一電容中除了第一電容部分之外的剩余電容。例如，第一電容陣列341的第一組電容的第一電容c1pa的第二電容部分c1pa2的電容值可等于1c。
36.第二電容陣列342的一組較大電容的第一電容的第一電容部分的電容值可實質上等于第二電容陣列342的一組較小電容的第一電容的電容值，且第二電容陣列342的該組較大電容的第二電容的第一電容部分的電容值可實質上等于第二電容陣列342的該組較小電容的第一電容的電容值。舉例而言，第二電容陣列342的第一組電容的第一電容c1na的第一電容部分c1na1的電容值可實質上等于第二電容陣列342的第二組電容的第一電容c2na的電容值2c，且第二電容陣列342的第一組電容的第二電容c1nb的第一電容部分c1nb1的電容值可實質上等于第二電容陣列342的第二組電容的第一電容c2na的電容值2c。第二電容陣列342的該組較大電容的第一電容的第二電容部分的電容值可等于該組較大電容的第一電容中除了第一電容部分之外的剩余電容。例如，第二電容陣列342的第一組電容的第一電容c1na的第二電容部分c1na2的電容值可等于1c。
37.以下針對模擬數字轉換器3及模擬數字轉換器1之間的差異進行說明。
38.在取樣期間，第一選擇電路321及第二選擇電路322可依據交換信號sswp將第一種電壓設置或第二種電壓設置中的電壓輸出至電容c1pa1,c1pa2,c1pb1,c1pb2,c2pa,c2pb,c3pa,c3pb及電容c1na1,c1na2,c1nb1,c1nb2,c2na,c2nb,c3na,c3nb。表格3及表格4分別顯示第一種電壓設置及第二種電壓設置:
39.表格3
40.電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓v1v1v2v2v1v2v1v2電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓v1v1v2v2v1v2v1v2
41.表格4
[0042][0043][0044]
模擬數字轉換器3也適用于操作方法200。在第一取樣期間，控制邏輯電路18將交換信號sswp切換至第一電平，第一選擇電路121將第一參考電壓v1輸出至第一電容陣列341中的第一組電容的第一電容c1pa的第一電容部分c1pa1及第二電容部分c1pa2、第二組電容的第一電容c2pa及第三組電容的第一電容c3pa，以及將第二參考電壓v2輸出至第一電容陣列341中的第一組電容的第二電容c1pb的第一電容部分c1pb1及第二電容部分c1pb2、第二組電容的第二電容c2pb及第三組電容的第二電容c3pb，第二選擇電路122將第一參考電壓v1輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1及第二電容部分c1na2、第二組電容的第一電容c2na及第三組電容的第一電容c3na，以及將第二參考電壓v2輸出至第二電容陣列342中的第一組電容的第二電容c1nb的第一電容部分c1nb1及第二電容部分c1nb2、第二組電容的第二電容c2nb及第三組電容的第二電容c3nb(步驟s202)。
[0045]
在第二取樣期間，控制邏輯電路18將交換信號sswp切換至第二電平，第一選擇電路121將第二參考電壓v2輸出至第一電容陣列341中的第一組電容的第一電容c1pa的第一電容部分c1pa1及第二電容部分c1pa2、第二組電容的第一電容c2pa及第三組電容的第一電容c3pa，以及將第一參考電壓v1輸出至第一電容陣列341中的第一組電容的第二電容c1pb的第一電容部分c1pb1及第二電容部分c1pb2、第二組電容的第二電容c2pb及第三組電容的第二電容c3pb，第二選擇電路122將第二參考電壓v2輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1及第二電容部分c1na2、第二組電容的第一電容c2na及第三組電容的第一電容c3na，以及將第一參考電壓v1輸出至第二電容陣列342中的第一組電容的第二電容c1nb的第一電容部分c1nb1及第二電容部分c1nb2、第二組電容的第二電容c2nb及第三組電容的第二電容c3nb(步驟s204)。
[0046]
由于模擬數字轉換器1，3及操作方法200在多個取樣期間均勻地采用第一種電壓設置及第二種電壓設置來重置第一電容陣列141,341及第二電容陣列142,342，因此整個模擬數字轉換器的輸出-輸入曲線(transfer curve)等效上會在兩種配置中切換，而使得平均非線性誤差，在多數的數字碼位置將得到正負相抵的效果，降低因電容不匹配造成的微分線性誤差以及積分線性誤差。
[0047]
圖4a及圖4b是模擬數字轉換器3的另一種操作方法400的流程圖。方法400包含步驟s402至s428，可接續于方法200中的步驟s204之后使用，即第一電容陣列341及第二電容陣列342依據表格4顯示的第二種電壓設置而在第二取樣期間被重置。步驟s402、s412及s422用以在第一轉換期間中設定第一電容陣列341及第二電容陣列342。步驟s414至s418及s424至s428用以在第二轉換期間中設定第一電容陣列341及第二電容陣列342。任何合理的技術變更或是步驟調整都屬于本發明所公開的范圍。步驟s402至s428如下:
[0048]
步驟s402:判斷電壓vp是否大于電壓vn；若是，執行步驟s412；若否，執行步驟s422；
[0049]
步驟s412:在第一轉換期間，第一選擇電路321將第二參考電壓v2輸出至第一電容陣列341中的一組較大電容的第二電容c1pb，第二選擇電路322將第一參考電壓v1輸出至第二電容陣列342中的一組較大電容的第一電容c1na；
[0050]
步驟s414:判斷電壓vp是否小于電壓vn；若是，執行步驟s416；若否，執行步驟s418；
[0051]
步驟s416:在第二轉換期間，第一選擇電路321將第一參考電壓v1輸出至第一電容陣列341中的該組較大電容的第一電容c1pa的第一電容部分c1pa1或第一電容陣列341中的該組較大電容的第二電容c1pb的第一電容部分c1pb1，第二選擇電路322將第二參考電壓v2輸出至第二電容陣列342中的該組較大電容的第一電容c1na的第一電容部分c1na1或第二電容陣列342中的該組較大電容的第二電容c1nb的第一電容部分c1nb1。
[0052]
步驟s418:在第二轉換期間，第一選擇電路321將第二參考電壓v2輸出至第一電容陣列341中的一組較小電容，第二選擇電路322將第一參考電壓v1輸出至第二電容陣列342中的一組較小電容。
[0053]
步驟s422:在第一轉換期間，第一選擇電路321將第一參考電壓v1輸出至第一電容陣列341的一組較大電容的第一電容c1pa，第二選擇電路322將第二參考電壓v2輸出至第二電容陣列342的一組較大電容的第二電容c1nb；
[0054]
步驟s424:判斷電壓vp是否大于電壓vn；若是，執行步驟s426；若否，執行步驟s428；
[0055]
步驟s426:在第二轉換期間，第一選擇電路321將第二參考電壓v2輸出至第一電容陣列341的該組較大電容的第一電容c1pa的第一電容部分c1pa1或第一電容陣列341的該組較大電容的第二電容c1pb的第一電容部分c1pb1，第二選擇電路322將第一參考電壓v1輸出至第二電容陣列342中的該組較大電容的第一電容c1na的第一電容部分c1na1或第二電容陣列342的該組較大電容的第二電容c1nb的第一電容部分c1nb1。
[0056]
步驟s428:在第二轉換期間，第一選擇電路321將第一參考電壓v1輸出至第一電容陣列341的一組較小電容的第一電容c2pa，第二選擇電路322將第二參考電壓v2輸出至第二電容陣列342的一組較小電容的第二電容c2nb。
[0057]
以下結合模擬數字轉換器3來說明方法400的步驟。第一選擇電路321及第二選擇電路322取樣期間采用第二種電壓設置重置電容c1pa1,c1pa2,c1pb1,c1pb2,c2pa,c2pb,c3pa,c3pb及電容c1na1,c1na2,c1nb1,c1nb2,c2na,c2nb,c3na,c3nb，如表格4所示。第一參考電壓v1可以是供電電壓且第二參考電壓v2可以是接地電壓。在量化階段開始后，在第一轉換期間，比較器16判斷電壓vp是否大于電壓vn(步驟s402)。
[0058]
若電壓vp大于電壓vn，則第一選擇電路321將第二參考電壓v2輸出至第一電容陣列341中的第一組電容的第二電容c1pb的第一電容部分c1pb1及第二電容部分c1pb2，第二選擇電路322將第一參考電壓v1輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1及第二電容部分c1na2，如表格5所示(步驟s412):
[0059]
表格5
[0060]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓v2v2“v2”“v2”v2v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb
下板電壓“v1”“v1”v1v1v2v1v2v1
[0061]
在第二轉換期間，比較器16判斷電壓vp是否小于電壓vn(步驟s414)。若電壓vp小于電壓vn，則第一選擇電路321將第一參考電壓v1輸出至第一電容陣列341中的第一組電容的第一電容c1pa的第一電容部分c1pa1或第一電容陣列341中的第一組電容的第二電容c1pb的第一電容部分c1pb1，第二選擇電路322將第二參考電壓v2輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1或第二電容陣列342中的第一組電容的第二電容c1nb的第一電容部分c1nb1(步驟s416)。
[0062]
在一些實施例中，第一選擇電路321可將第一參考電壓v1輸出至第一電容陣列341中的第一組電容的第一電容c1pa的第一電容部分c1pa1，第二選擇電路322可將第二參考電壓v2輸出至第二電容陣列342中的第一組電容的第二電容c1nb的第一電容部分c1nb1，如表格6所示:
[0063]
表格6
[0064]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓“v1”v2v2v2v2v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓v1v1“v2”v1v2v1v2v1
[0065]
在另一些實施例中，第一選擇電路321可將第一參考電壓v1輸出至第一電容陣列341中的第一組電容的第二電容c1pb的第一電容部分c1pb1以將第一電容部分c1pb1回切至其重置值(v1)，第二選擇電路322可將第二參考電壓v2輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1以將第一電容部分c1na1回切至其重置值(v2)，如表格7所示:
[0066]
表格7
[0067]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓v2v2“v1”v2v2v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓“v2”v1v1v1v2v1v2v1
[0068]
在另一些實施例中，第一選擇電路321及第二選擇電路322可分別依據均勻順序將表格7及表格6顯示的電壓設置的電壓輸出至第一電容陣列341及第二電容陣列342。均勻順序可以是交替順序或隨機順序。當均勻順序為交替順序時，第一選擇電路321及第二選擇電路322分別可在多個轉換期間輪流將表格7及表格6的電壓設置輸出至第一電容陣列341及第二電容陣列342。當均勻順序為隨機順序時，第一選擇電路321及第二選擇電路322分別可在多個轉換期間隨機將表格7及表格6顯示的電壓設置輸出至第一電容陣列341及第二電容陣列342，表格7及表格6顯示的電壓設置發生的機率實質上相同。
[0069]
如果在步驟s414比較器16判斷電壓vp不小于電壓vn，則第一選擇電路321將第二參考電壓v2輸出至第一電容陣列341中的第二組電容的第二電容c2pb，第二選擇電路322將第一參考電壓v1輸出至第二電容陣列342中的第二組電容的第一電容c2na，如表格8所示(步驟s418)。
[0070]
表格8
[0071]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓v2v2v2v2v2“v2”v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓v1v1v1v1“v1”v1v2v1
[0072]
如果在步驟s402比較器16判斷電壓vp不大于電壓vn，則第一選擇電路321將第一參考電壓v1輸出至第一電容陣列341的第一組電容的第一電容c1pa的第一電容部分c1pa1及第二電容部分c1pa2，第二選擇電路322將第二參考電壓v2輸出至第二電容陣列342的第一組電容的第二電容c1nb的第一電容部分c1nb1及第二電容部分c1nb2，如表格9所示(步驟s422)。
[0073]
表格9
[0074]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓“v1”“v1”v1v1v2v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓v2v2“v2”“v2”v2v1v2v1
[0075]
在第二轉換期間，比較器16判斷電壓vp是否大于電壓vn(步驟s424)。若電壓vp大于電壓vn，則第一選擇電路321將第二參考電壓v2輸出至第一電容陣列341的第一組電容的第一電容c1pa的第一電容部分c1pa1或第一電容陣列341的第一組電容的第二電容c1pb的第一電容部分c1pb1，第二選擇電路322將第一參考電壓v1輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1或第二電容陣列342的第一組電容的第二電容c1nb的第一電容部分c1nb1(步驟s426)。在一些實施例中，第一選擇電路321可將第二參考電壓v2輸出至第一電容陣列341中的第一組電容的第一電容c1pa的第一電容部分c1pa1以將第一電容部分c1pa1回切至其重置值(v2)，第二選擇電路322可將第一參考電壓v1輸出至第二電容陣列342中的第一組電容的第二電容c1nb的第一電容部分c1nb1以將第一電容部分c1nb1回切至其重置值(v2)，如表格10所示。
[0076]
表格10
[0077]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓“v2”v1v1v1v2v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓v2v2“v1”v2v2v1v2v1
[0078]
在另一些實施例中，第一選擇電路321可將第二參考電壓v2輸出至第一電容陣列341中的第一組電容的第二電容c1pb的第一電容部分c1pb1，第二選擇電路322可將第一參考電壓v1輸出至第二電容陣列342中的第一組電容的第一電容c1na的第一電容部分c1na1，如表格11所示。
[0079]
表格11
[0080]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓v1v1“v2”v1v2v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓“v1”v2v2v2v2v1v2v1
[0081]
在另一些實施例中，第一選擇電路321及第二選擇電路322可分別依據均勻順序將表格10及表格11顯示的電壓設置的電壓輸出至第一電容陣列341及第二電容陣列342。均勻順序可以是交替順序或隨機順序。當均勻順序為交替順序時，第一選擇電路321及第二選擇電路322分別可在多個轉換期間輪流將表格10及表格11的電壓設置輸出至第一電容陣列341及第二電容陣列342。當均勻順序為隨機順序時，第一選擇電路321及第二選擇電路322分別可在多個轉換期間隨機將表格10及表格11顯示的電壓設置輸出至第一電容陣列341及第二電容陣列342，表格10及表格11顯示的電壓設置發生的機率實質上相同。
[0082]
如果在步驟s424比較器16判斷電壓vp不大于電壓vn，則第一選擇電路321將第一參考電壓v1輸出至第一電容陣列341的第二組電容的第一電容c2pa，第二選擇電路322將第二參考電壓v2輸出至第二電容陣列342的第二組電容的第二電容c2nb，如表格12所示(步驟s418)。
[0083]
表格12
[0084]
電容c1pa1c1pa2c1pb1c1pb2c2pbc3pac3pb下板電壓v1v1v1v1“v1”v1v2v1電容c1na1c1na2c1nb1c1nb2c2nac2nbc3nac3nb下板電壓v2v2v2v2v2“v2”v2v1
[0085]
在另一些實施例中，第一選擇電路321及第二選擇電路322在取樣期間采用第二種電壓設置重置電容c1pa1,c1pa2,c1pb1,c1pb2,c2pa,c2pb,c3pa,c3pb及電容c1na1,c1na2,c1nb1,c1nb2,c2na,c2nb,c3na,c3nb，如表格3所示。第一參考電壓v1可以是供電電壓且第二參考電壓v2可以是接地電壓。在量化階段開始后，在第一轉換期間，比較器16判斷電壓vp是否大于電壓vn(步驟s402)。
[0086]
上述介紹采用方法400的實施例中，第二轉換期間不限于直接接續于第一轉換期間。在另一些實施例中，若電容陣列的配置個數較多(例如十位)，可通過將較大一組電容的第一電容及第二電容分別分割為多個電容部分，其分別的容值實質相等于一個或多個較小電容的第一電容的容值大小，即可結合方法400來操作模擬數字轉換。
[0087]
方法400可結合相關技術中的取樣方式或結合方法200一起使用。當結合相關技術中的取樣方式一起使用時，方法400會降低第一電容陣列341及第二電容陣列342中不同組電容之間的電容失配產生的微分非線性誤差及積分非線性誤差。當方法400與方法200一起使用時，方法200主要會降低同組電容中的電容失配產生的非線性誤差，方法400則主要可降低不同組電容中的電容失配產生的非線性誤差，因此還改善整體微分非線性誤差及積分非線性誤差。在一些實施例中，如果第一電容陣列341以及第二電容陣列342均為10位二進制權重的電容配置，在每組電容都有以百分之二的電容值為標準差的隨機飄移下，利用方法200搭配方法400，在不同取樣間，以均勻順序操作各組電容的第一電容及第二電容，且在非最大位轉換時，符合方法400條件時均回切對應的該組較大電容的部分電容時，最大微分非線性誤差會由0.37lsb降低至0.22lsb，最大積分非線性誤差會由0.8lsb降低至0.48lsb。
[0088]
本發明不限于實施例采用的3位sar adc，本領域普通技術人員也可依據本發明的精神將方法200，400應用于其他大小的sar adc。模擬數字轉換器1，3及操作方法200在多個取樣期間均勻地采用第一種電壓設置及第二種電壓設置重置第一電容陣列141,341及第二電容陣列142,342，模擬數字轉換器3及操作方法400使用回切技巧切換第一電容陣列341及
第二電容陣列342，降低相同組電容或不同組電容之間的電容失配產生的微分非線性誤差及積分非線性誤差，大幅改善sar adc的線性度。
[0089]
以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的等同變化與修改，均應屬于本發明的保護范圍。
[0090]
附圖標記說明：
[0091]
1,3:模擬數字轉換器
[0092]
121,321:第一選擇電路
[0093]
122,322:第二選擇電路
[0094]
141,341:第一電容陣列
[0095]
142,342:第二電容陣列
[0096]
16:比較器
[0097]
18:控制邏輯電路
[0098]
200,400:方法
[0099]
s202,s204,s402至s428:步驟
[0100]
c1pa,c1pa1,c1pa2,c1pb,c1pb1,c1pb2,c2pa,c2pb,c3pa,c3pb,c1na,c1na1,c1na2,c1nb,c1nb1,c1nb2,c2na,c2nb,c3na,c3nb:電容
[0101]
dout:數字輸出數據
[0102]
1a,1a1,1a2,1b,1b1,1b2,2a,2b,3a,3b:反向器
[0103]
m1a,m1a1,m1a2,m1b,m1b1,m1b2,m2a,m2b,m3a,m3b:多路復用器
[0104]
s1a,s1a1,s1a2,s1b,s1b1,s1b2,s2a,s2b,s3a,s3b:開關電路
[0105]
sswp:交換信號
[0106]
sw1,sw2,sv1,sv2:開關
[0107]
v1:第一參考電壓
[0108]
v2:第二參考電壓
[0109]
vip,vin:差動輸入電壓
[0110]
vp,vn:電壓
技術特征：
1.一種模擬數字轉換器的操作方法，所述模擬數字轉換器包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路及控制邏輯電路，所述第一電容陣列包含多組電容，所述第一電容陣列中的每組電容包含第一電容及第二電容，所述第二電容陣列包含多組電容，所述第二電容陣列中的每組電容包含第一電容及第二電容，所述第一選擇電路耦接于所述第一電容陣列，所述第二選擇電路耦接于所述第二電容陣列，所述控制邏輯電路耦接于所述第一選擇電路及所述第二選擇電路，所述操作方法包含：在第一取樣期間，將交換信號切換至第一電平，以使所述第一選擇電路將第一參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第一電容以及將第二參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第二電容，以及使所述第二選擇電路將所述第一參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第一電容以及將所述第二參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第二電容；以及在第二取樣期間，將所述交換信號切換至第二電平，以使所述第一選擇電路將所述第二參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第一電容以及將所述第一參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第二電容，以及使所述第二選擇電路將所述第二參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第一電容以及將所述第一參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第二電容；其中所述控制邏輯電路在多個取樣期間依據均勻順序將所述交換信號在所述第一電平和所述第二電平之間進行切換，且所述第一電平和所述第二電平相異。2.如權利要求1所述的操作方法，其中所述均勻順序為交替順序。3.如權利要求1所述的操作方法，其中所述均勻順序為隨機順序。4.如權利要求1所述的操作方法，其中所述均勻順序為特定順序。5.如權利要求1所述的操作方法，其中：所述第一電容陣列中的每組電容的所述第一電容及所述第二電容具有實質上相等的電容值；以及所述第二電容陣列中的每組電容的所述第一電容及所述第二電容具有實質上相等的電容值。6.如權利要求1所述的操作方法，其中：所述模擬數字轉換器還包含比較器，包含第一輸入端，耦接于所述第一電容陣列，及第二輸入端，耦接于所述第二電容陣列；所述第一電容陣列的一組較大電容的第一電容的第一電容部分的電容值實質上等于所述第一電容陣列的一組較小電容的第一電容的電容值，且所述第一電容陣列的所述一組較大電容的第二電容的第一電容部分的電容值實質上等于所述第一電容陣列的所述一組較小電容的所述第一電容的所述電容值；所述第二電容陣列的一組較大電容的第一電容的第一電容部分的電容值實質上等于所述第二電容陣列的一組較小電容的第一電容的電容值，且所述第二電容陣列的所述一組較大電容的第二電容的第一電容部分的電容值實質上等于所述第二電容陣列的所述一組較小電容的所述第一電容的所述電容值；以及所述操作方法還包含：在第一轉換期間，若所述比較器的所述第一輸入端的電壓大于所述第二輸入端的電
壓，所述第一選擇電路將所述第二參考電壓輸出至所述第一電容陣列中的所述一組較大電容的所述第二電容，所述第二選擇電路將所述第一參考電壓輸出至所述第二電容陣列中的所述一組較大電容的所述第一電容；以及在所述第一轉換期間其后的第二轉換期間，若所述比較器的所述第一輸入端的電壓小于所述第二輸入端的電壓，所述第一選擇電路將所述第一參考電壓輸出至所述第一電容陣列中的所述一組較大電容的所述第一電容的所述第一電容部分或所述第一電容陣列中的所述一組較大電容的所述第二電容的所述第一電容部分，所述第二選擇電路將所述第二參考電壓輸出至所述第二電容陣列中的所述一組較大電容的所述第一電容的所述第一電容部分或所述第二電容陣列中的所述一組較大電容的所述第二電容的所述第一電容部分。7.如權利要求1所述的操作方法，其中：所述模擬數字轉換器還包含比較器，包含第一輸入端，耦接于所述第一電容陣列，及第二輸入端，耦接于所述第二電容陣列；所述第一電容陣列的較大電容的第一電容的第一電容部分的電容值實質上等于所述第一電容陣列的較小電容的第一電容的電容值，且所述第一電容陣列的所述較大電容的第二電容的第一電容部分的電容值實質上等于所述第一電容陣列的所述較小電容的所述第一電容的所述電容值；所述第二電容陣列的較大電容的第一電容的第一電容部分的電容值實質上等于所述第二電容陣列的較小電容的第一電容的電容值，且所述第二電容陣列的所述較大電容的第二電容的第一電容部分的電容值實質上等于所述第二電容陣列的所述較小電容的所述第一電容的所述電容值；以及所述操作方法還包含：在第一轉換期間，若所述比較器的所述第一輸入端的電壓小于所述第二輸入端的電壓，所述第一選擇電路將所述第一參考電壓輸出至所述第一電容陣列的所述較大電容的所述第一電容，所述第二選擇電路將所述第二參考電壓輸出至所述第二電容陣列的所述較大電容的所述第二電容；以及在所述第一轉換期間后的第二轉換期間，若所述比較器的所述第一輸入端的電壓大于所述第二輸入端的電壓，所述第一選擇電路將所述第二參考電壓輸出至所述第一電容陣列的所述較大電容的所述第一電容的所述第一電容部分或所述第一電容陣列的所述較大電容的所述第二電容的所述第一電容部分，所述第二選擇電路將所述第一參考電壓輸出至所述第二電容陣列中的所述較大電容的所述第一電容的所述第一電容部分或所述第二電容陣列的所述較大電容的所述第二電容的所述第一電容部分。8.一種模擬數字轉換器，包含:第一選擇電路；第二選擇電路；第一電容陣列，耦接于所述第一選擇電路，包含多組電容，所述第一電容陣列中的每組電容包含第一電容及第二電容；第二電容陣列，耦接于所述第二選擇電路，包含多組電容，所述第二電容陣列中的每組電容包含第一電容及第二電容；比較器，包含第一輸入端，耦接于所述第一電容陣列，第二輸入端，耦接于所述第二電
容陣列，以及輸出端；以及控制邏輯電路，耦接于所述比較器的所述輸出端以及所述第一選擇電路和所述第二選擇電路；其中在第一取樣期間，所述控制邏輯電路用以將交換信號切換至第一電平，以使所述第一選擇電路將第一參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第一電容以及將第二參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第二電容，以及使所述第二選擇電路將所述第一參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第一電容以及將所述第二參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第二電容；在第二取樣期間，所述控制邏輯電路用以將所述交換信號切換至第二電平，以使所述第一選擇電路將所述第二參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第一電容以及將所述第一參考電壓輸出至所述第一電容陣列中的所述每組電容的所述第二電容，以及使所述第二選擇電路將所述第二參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第一電容以及將所述第一參考電壓輸出至所述第二電容陣列中的所述每組電容的所述第二電容；以及所述控制邏輯電路在多個取樣期間依據均勻順序將所述交換信號在所述第一電平和所述第二電平之間進行切換，且所述第一電平和所述第二電平相異。9.如權利要求8所述的模擬數字轉換器，其中：所述第一選擇電路包含多個多路復用器，所述第一選擇電路的每個多路復用器包含第一輸入端，第二輸入端，選擇端，耦接于所述控制邏輯電路，用以接收所述交換信號，以及輸出端，用以依據所述交換信號輸出所述第一輸入端的電壓或所述第二輸入端的電壓；以及所述第二選擇電路包含多個多路復用器，所述第二選擇電路的每個多路復用器包含第一輸入端，第二輸入端，選擇端，耦接于所述控制邏輯電路，用以接收所述交換信號，以及輸出端，用以依據所述交換信號輸出所述第一輸入端的電壓或所述第二輸入端的電壓。10.如權利要求8所述的模擬數字轉換器，其中：所述第一電容陣列中的每組電容的所述第一電容及所述第二電容具有實質上相等的電容值；以及所述第二電容陣列中的每組電容的所述第一電容及所述第二電容具有實質上相等的電容值。
技術總結
模擬數字轉換器包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路及控制邏輯電路。模擬數字轉換器的操作方法包含在第一取樣期間，將交換信號切換至第一電平，以使第一選擇電路以第一電壓設置重置第一電容陣列以及使第二選擇電路以第一電壓設置重置第二電容陣列，以及在第二取樣期間，將交換信號切換至第二電平，以使第一選擇電路以第二電壓設置重置第一電容陣列，以及使第二選擇電路以第二電壓設置重置第二電容陣列?？刂七壿嬰娐吩诙鄠€取樣期間依據均勻順序將交換信號在第一電平和第二電平之間進行切換。電平和第二電平之間進行切換。電平和第二電平之間進行切換。
