MEMS器件及其封裝結(jié)構(gòu)、基底結(jié)構(gòu)和制造方法、濾波器及電子設(shè)備與流程
mems器件及其封裝結(jié)構(gòu)、基底結(jié)構(gòu)和制造方法、濾波器及電子設(shè)備
技術(shù)領(lǐng)域
1.本發(fā)明的實施例涉及半導(dǎo)體領(lǐng)域，尤其涉及一種mems器件的封裝結(jié)構(gòu)、基底結(jié)構(gòu)及其制造方法，以及一種濾波器和一種電子設(shè)備。
背景技術(shù)：
2.隨著5g通信技術(shù)的日益發(fā)展，對通信頻段的要求越來越高。傳統(tǒng)的射頻濾波器受結(jié)構(gòu)和性能的限制，不能滿足高頻通信的要求。薄膜體聲波諧振器(fbar)作為一種新型的mems器件，具有體積小、質(zhì)量輕、插入損耗低、頻帶寬以及品質(zhì)因子高等優(yōu)點，很好地適應(yīng)了無線通信系統(tǒng)的更新?lián)Q代，使fbar技術(shù)成為通信領(lǐng)域的研究熱點之一。
3.fbar需要良好的密封，防止外界環(huán)境水汽等侵蝕，否則會導(dǎo)致頻率偏移，性能下降等。
4.fbar的封裝可以采用封裝基底，此時，導(dǎo)電通孔可以穿過封裝基底而通過金屬鍵合結(jié)構(gòu)與功能基底上設(shè)置的fbar電連接。但是，對于導(dǎo)電通孔的密封存在密封不嚴(yán)以及尺寸過大的問題。
5.圖1為現(xiàn)有設(shè)計中的fbar等mems器件的封裝結(jié)構(gòu)的示意性截面圖。在圖1中，mems器件30設(shè)置在基底10(對應(yīng)于功能基底)上，基底10上設(shè)置有作為鍵合金屬的抵接部40，其與mems器件的電極引線20電連接。如圖1所示，抵接部60上設(shè)置有密封結(jié)構(gòu)(例如金屬水壩)41和42，用于防止或阻擋封裝及后續(xù)過程可能有的水汽進入mems器件的容納空間從而例如接觸到mems器件的電極等。
6.圖1中還示出了基底11(對應(yīng)于封裝基底)，其下側(cè)表面設(shè)置有作為鍵合金屬的抵接部60，該抵接部60與抵接部40鍵合連接。如圖1所示，通孔形式的導(dǎo)通部80穿過基底11以及抵接部60而與抵接部40電連接。如圖1所示，密封結(jié)構(gòu)41和42在水平方向上設(shè)置在導(dǎo)通部80的兩側(cè)。
7.如圖1所示，利用導(dǎo)電通孔形式導(dǎo)電的導(dǎo)通部，具有貫穿整個基底的通孔81，以及沉積在通孔側(cè)壁的填充金屬層82以及基底表面11b的導(dǎo)電金屬層83，金屬82與抵接部40形成電連接，最終將信號導(dǎo)通至器件上
8.因此，在圖1所示的結(jié)構(gòu)中，采用導(dǎo)通部80將信號由基底11的上表面上導(dǎo)通至基底11的下表面，并與基底10的上表面上的抵接部40鍵合形成導(dǎo)電的通路。但是，在實際工藝過程中，鍵合后的界面可能存在一些縫隙，會導(dǎo)致外部的水汽進入基底11與基底10之間的腔體，即容納mems器件的容納腔體。
9.此外，為了增加密封效果，如圖1所示，密封結(jié)構(gòu)41和42的尺寸較大，即在水平方向上的寬度較大，從而抵接部40的寬度較大，例如在圖1所示的結(jié)構(gòu)中，抵接部40的尺寸需要為例如是70x80平方微米的面積，這直接增加了mems器件最終的結(jié)構(gòu)尺寸，不利于mems器件的小型化。
技術(shù)實現(xiàn)要素：
10.為緩解或解決現(xiàn)有技術(shù)中的上述問題的至少一個方面，提出本發(fā)明。
11.根據(jù)本發(fā)明的實施例的一個方面，提出了一種mems器件的封裝結(jié)構(gòu)，包括：
12.第一基底，第一基底具有第一對置面以及與第一對置面在基底的厚度方向上相對的第一非對置面；
13.第二基底，第二基底具有第二對置面以及與第二對置面在基底的厚度方向上相對的第二非對置面，第一對置面表面與第二對置面彼此對置；
14.導(dǎo)電層，設(shè)置在第一對置面一側(cè)，導(dǎo)電層包括接合層和第一抵接部，所述接合層包括面對所述第一對置面的密封界面，所述第一抵接部在所述接合層的與所述密封界面相對的表面與接合層相連接；
15.第二抵接部，設(shè)置在第二對置面一側(cè)，第一抵接部與第二抵接部彼此對置接合而電連接，第二抵接部適于與mems器件電連接，
16.其中：
17.所述封裝結(jié)構(gòu)還包括導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。
18.本發(fā)明的實施例還涉及一種mems器件的基底結(jié)構(gòu)，包括：
19.基底，具有第一表面以及與第一表面在基底厚度方向上相對的第二表面；
20.導(dǎo)電層，設(shè)置在第一表面一側(cè)，所述導(dǎo)電層包括面對第一表面的密封界面；
21.其中：
22.所述基底結(jié)構(gòu)還包括導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。
23.本發(fā)明的實施例也涉及一種mems器件的制造方法，包括步驟：
24.提供第一基底，第一基底具有第一對置面以及與第一對置面在基底的厚度方向上相對的第一非對置面，在第一對置面設(shè)置導(dǎo)電層，導(dǎo)電層包括接合層和第一抵接部，所述接合層包括面對所述第一對置面的密封界面，所述第一抵接部在所述接合層的與所述密封界面相對的表面相連接；
25.提供第二基底，第二基底具有第二對置面以及與第二對置面在基底的厚度方向上相對的第二非對置面，在第二對置面設(shè)置mems器件以及第二抵接部，第一抵接部與第二抵接部適于彼此對置接合而電連接，第二抵接部適于與mems器件電連接；
26.將第一抵接部與第二抵接部彼此對置接合以在第一對置面與第二對置面之間形成容納空間，mems器件位于所述容納空間內(nèi)，
27.其中，提供第一基底的步驟包括：
28.形成導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。
29.本發(fā)明的實施例還涉及一種mems器件，包括上述的封裝結(jié)構(gòu)或基底結(jié)構(gòu)。
30.本發(fā)明的實施例還涉及一種濾波器，包括上述的封裝結(jié)構(gòu)或基底結(jié)構(gòu)或mems器件。
31.本發(fā)明的實施例也涉及一種電子設(shè)備，包括上述的濾波器或者上述的封裝結(jié)構(gòu)或基底結(jié)構(gòu)或mems器件。
附圖說明
32.以下描述與附圖可以更好地幫助理解本發(fā)明所公布的各種實施例中的這些和其
他特點、優(yōu)點，圖中相同的附圖標(biāo)記始終表示相同的部件，其中：
33.圖1為現(xiàn)有技術(shù)中的mems器件的封裝結(jié)構(gòu)的截面示意圖；
34.圖2為根據(jù)本發(fā)明的一個示例性實施例的mems器件的封裝結(jié)構(gòu)的截面示意圖；
35.圖3a-3h示例性示出了圖2中的封裝結(jié)構(gòu)的制作過程；
36.圖4-11為根據(jù)本發(fā)明的不同示例性實施例的mems器件的封裝結(jié)構(gòu)的截面示意圖。
具體實施方式
37.下面通過實施例，并結(jié)合附圖，對本發(fā)明的技術(shù)方案作進一步具體的說明。在說明書中，相同或相似的附圖標(biāo)號指示相同或相似的部件。下述參照附圖對本發(fā)明實施方式的說明旨在對本發(fā)明的總體發(fā)明構(gòu)思進行解釋，而不應(yīng)當(dāng)理解為對本發(fā)明的一種限制。發(fā)明的一部分實施例，而并不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
38.首先，本發(fā)明的附圖中的附圖標(biāo)記說明如下：
39.10，11：基底，可選材料為單晶硅、氮化鎵、砷化鎵、藍(lán)寶石、石英、碳化硅、金剛石等。在實施例中，設(shè)置有mems器件，例如fbar的基底為功能基底，在實施例中為10，而提供封裝作用的基底為封裝基底，在實施例中為11。
40.11a：在圖中為基底11的下表面，也是基底11與接合層71的接合面。
41.11b：基底11的上表面。
42.20：mems器件的電極引線，材料可選：鉬、釕、金、鋁、鎂、鎢、銅，鈦、銥、鋨、鉻或以上金屬的復(fù)合或其合金等。
43.30：mems器件，例如fbar等諧振器，以及濾波器或其他的聲學(xué)或射頻器件，或者包括上述部件的模組等。
44.40：鍵合金屬層，對應(yīng)于第二抵接部，設(shè)置在基底10的上表面，材料可選鉬、釕、金、鋁、鎂、鎢、銅，鈦、銥、鋨、鉻或以上金屬或合金的薄膜或者多層膜。
45.50：絕緣槽，可直接為空隙槽。
46.60：鍵合金屬，設(shè)置于第一抵接部72，材料可選鉬、釕、金、鋁、鎂、鎢、銅，鈦、銥、鋨、鉻或以上金屬的或合金的薄膜或者多層膜。
47.70：導(dǎo)電層，設(shè)置在基底11的下表面。
48.71：接合層，其為導(dǎo)電層70的一部分，適于與導(dǎo)通部80電連接，其可以為導(dǎo)電的摻雜半導(dǎo)體層、金屬層、金屬多層膜，導(dǎo)電化合物層等。
49.72：第一抵接部，材料為金屬，在接合層也為金屬的情況下，第一抵接部的材料可以與接合層相同，也可以與接合層不同。
50.82：填充金屬層，其包括沉積在基底11孔內(nèi)的金屬，材料可選鉬、釕、金、鋁、鎂、鎢、銅，鈦、銥、鋨、鉻或以上金屬或合金的薄膜或者多層膜。
51.83：導(dǎo)電金屬層，結(jié)構(gòu)包括沉積在基底11表面11b上的金屬材料可選鉬、釕、金、鋁、鎂、鎢、銅，鈦、銥、鋨、鉻或以上金屬或合金的薄膜或者多層膜。
52.81：孔，其貫穿基底11。
53.80：導(dǎo)通部，其貫穿基底11而與接合層71電連接，其可以進入接合層71的一部分，導(dǎo)通部可以通過在通孔內(nèi)填充金屬82形成，填充金屬的材料可選鉬、釕、金、鋁、鎂、鎢、銅，
鈦、銥、鋨、鉻或以上金屬的復(fù)合或其合金等。在本發(fā)明中，導(dǎo)通部為導(dǎo)電通孔，其可以是金屬實柱(即導(dǎo)電柱體)的形式，也可以是金屬非實柱(即導(dǎo)電筒體)的形式。導(dǎo)通部80包括貫穿基底11的通孔81(例如參見圖3g)以及位于通孔81內(nèi)的填充金屬82(例如參見圖3h)，如本領(lǐng)域技術(shù)人員能夠理解的，填充金屬82與導(dǎo)電金屬層83相通或電連接，在制作時，導(dǎo)電金屬層83與填充金屬82可以同時形成。雖然沒有示出，導(dǎo)通部80也可以不進入到接合層而與接合層電連接(例如面接觸而連接)。
54.在3實施例中，導(dǎo)通部80包括孔81、填充金屬層82和導(dǎo)電金屬層83，但是如本領(lǐng)域技術(shù)人員能夠理解的，在足以形成電連接的情況下，也可以不設(shè)置專門的覆蓋基底11的表面11b的導(dǎo)電金屬層83，這也在本發(fā)明的導(dǎo)通部80的含義之內(nèi)。圖2為根據(jù)本發(fā)明的一個示例性實施例的mems器件的封裝結(jié)構(gòu)的截面示意圖。
55.在圖2中，mems器件30(例如fbar等)設(shè)置在基底10(對應(yīng)于功能基底)的表面10a上，基底10上設(shè)置有鍵合金屬層或第二抵接部40，其與mems器件的電極引線20電連接。如本領(lǐng)域技術(shù)人員能夠理解的，mems器件不限于fbar等諧振器，而是如前所述，可以是濾波器、射頻前端以及包括上述部件的模組等。
56.圖2中還示出了基底11(對應(yīng)于封裝基底)，其下側(cè)表面11a設(shè)置有導(dǎo)電層70。在圖2所示的截面圖中，絕緣槽50將導(dǎo)電層70分割成70和71兩部分，其中71與導(dǎo)通部80形成電連接
57.如圖2所示，在接合層71的下側(cè)還有第一抵接部72。在圖2所示的實施例中，第一抵接部72的外表面設(shè)置有鍵合金屬60，如后面提及的，在第一抵接部72與第二抵接部40之間可以直接鍵合的情況下，也可以不設(shè)置鍵合金屬60。在圖2中，第一抵接部72與第二抵接部40彼此抵接，而鍵合金屬60則在抵接處位于兩者之間。
58.如圖2所示，導(dǎo)通部80穿過基底11而部分進入到接合層71內(nèi)而與接合層71電連接。
59.因此，在圖2所示的結(jié)構(gòu)中，采用導(dǎo)通部80將信號由基底11的上表面11b上導(dǎo)通至基底11的下表面11a的接合層71以及第一抵接部72，并與基底10的上表面上的第二抵接部40鍵合而形成導(dǎo)電的通路。
60.在圖2所示的示例中，導(dǎo)電層70可以為摻雜半導(dǎo)體層。可以通過離子注入的方式在基底11上形成摻雜半導(dǎo)體層，該摻雜半導(dǎo)體層為導(dǎo)電層。當(dāng)采用摻雜半導(dǎo)體時，基底11與導(dǎo)電層70之間通過共價鍵相連接，具有極佳的防漏水漏氣能力，因此其可靠性高。因此，在圖2所示的基底11的接合面或下表面11a處或者導(dǎo)電層70的上表面形成了密封界面，這里，對于基于摻雜而形成的密封界面，雖然稱為“界面”，但是可以認(rèn)為是導(dǎo)電層70與基底11之間的一個層，該層為從不導(dǎo)電的基底11過渡到導(dǎo)電的導(dǎo)電層70之間的過渡層。
61.如此，即使導(dǎo)通部80穿過基底11而進入到作為導(dǎo)電層70的一部分會經(jīng)過密封界面，由于密封界面具有極好的防漏水漏氣能力，即使水汽或氣體從基底11的上表面11b進入到導(dǎo)通部80所在的通孔，也不能經(jīng)由通孔進入到基底11與基底10之間的容納空間。
62.此外，在圖2中，在導(dǎo)通部80僅僅進入了接合層71的一部分的情況下，導(dǎo)通部80的進入到接合層71的部分被接合層71所包圍。
63.通過形成密封界面，以及使得導(dǎo)通部穿過密封界面而與接合層71電接觸，可以在實現(xiàn)利用導(dǎo)通部80導(dǎo)電或?qū)ǖ耐瑫r，避免或減少水汽或氣體經(jīng)由導(dǎo)通部所在通孔從外部進入到mems器件所在空間。
64.在圖2所示的實施例中，導(dǎo)通部80僅進入到接合層71的一部分。不過，雖然沒有示出，在導(dǎo)通部80與第一抵接部對準(zhǔn)且第一抵接部72的尺寸允許導(dǎo)通部進入其中(此時導(dǎo)通部80的橫截面積小于第一抵接部72的橫截面積)的情況下，也允許導(dǎo)通部80穿過接合層71而進入到第一抵接部72中。這也在本發(fā)明的保護范圍之內(nèi)。
65.如本發(fā)明的附圖所示，導(dǎo)通部80的橫截面積可以大于第一抵接部72的橫截面積。
66.如圖2所示，相對于圖1的結(jié)構(gòu)，省略了密封結(jié)構(gòu)41和42，從而大大降低了第二抵接部40的尺寸或者是第一抵接部72與第二抵接部40之間的接合面的尺寸d1。從而相對于圖1所示的結(jié)構(gòu)，第二抵接部40的面積可以縮小至例如400平方微米，甚至更小，或者第一抵接部與所述第二抵接部的水平方向的接合面的寬度在0.5-20μm的范圍內(nèi)。基于本發(fā)明的技術(shù)方案，可以使得第二抵接部的橫截面積縮小到小于400平方微米。這可以降低mems器件的整體尺寸，有利于器件的小型化。在進一步的實施例中，第二抵接部40的抵接面的寬度與第一抵接部72的抵接面的寬度的差值不大于5μm。
67.如本發(fā)明的附圖所示，在本發(fā)明的一個實施例中，第一抵接部72與第二抵接部42的水平方向的接合面為平坦面，從而與圖1中所示的設(shè)置專門的水壩結(jié)構(gòu)不同，換言之，在本發(fā)明中，“接合面為平坦面”表示在第一抵接部和第二抵接部的水平抵接面并未設(shè)置用于密封的在表面設(shè)置凹陷或凸起的專門結(jié)構(gòu)。
68.如前所述，導(dǎo)電層70或接合層71與基底相接的部分與基底11之間采用共價鍵連接，從而形成密封性很好的密封界面。例如，基底11為硅基底，而導(dǎo)電層70則為p-si，具有較好的導(dǎo)電性，導(dǎo)電層70一般通過在整片本征硅上采用離子注入的方式制備，其與基底11之間通過共價鍵連接。
69.不過，本發(fā)明不限于此。導(dǎo)電層70或接合層71與基底11相接的部分可以不是摻雜半導(dǎo)體層，還可以是金屬。該金屬可以與基底11的表面構(gòu)成密封界面。例如，導(dǎo)電層70或接合層71為金屬鈦層，基底11為硅基底，此時金屬鈦層的面對基底11的表面構(gòu)成密封界面。或者再如，導(dǎo)電層70或接合層71為金屬鎢層，基底11為硅基底，此時金屬鎢層的面對基底11的表面構(gòu)成密封界面。
70.導(dǎo)電層70或接合層71與基底11相接的部分還可以是導(dǎo)電化合物(例如tin，ito，以及導(dǎo)電氧化物薄膜等。導(dǎo)電化合物層的面對基底11的表面構(gòu)成密封界面。
71.在一個可選的實施例中，如圖9所示，基底11與導(dǎo)電層70或接合層71之間還可以設(shè)置有介質(zhì)層73，所述介質(zhì)層73分別與基底11以及導(dǎo)電層70或接合層71粘附連接，該粘附連接為密封連接，以阻止水汽或空氣進入。此時，接合層71的面與介質(zhì)層73的表面構(gòu)成密封界面。這里的介質(zhì)層73可以增加接合層71之間的絕緣性，增強導(dǎo)電層70或接合層71與基底11之間的粘附性從而增加密封性能，還可以作為深硅刻蝕的阻擋層。介質(zhì)層73的下表面與接合層71之間形成密封連接(對應(yīng)于密封界面)，介質(zhì)層73的上表面與基底11的下表面之間形成密封連接。
72.如圖2-7所示，在接合層71的下方連接有第一抵接部72。第一抵接部72為金屬制成。第一抵接部72適于與第二抵接部40相接或鍵合連接。
73.在以上描述中，導(dǎo)電層70或接合層71為單層結(jié)構(gòu)，但是本發(fā)明不限于此。接合層71或?qū)щ妼?0可以為雙層或多層結(jié)構(gòu)。
74.圖8-9為根據(jù)本發(fā)明的不同示例性實施例的mems器件的封裝結(jié)構(gòu)的截面示意圖。
75.如圖8-9所示，導(dǎo)電層70包括了第一層70a和第二層70b，而接合層71則包括了第一層71a和第二層71b。第一層與第二層彼此相接。第一層可以是如上所述的在例如導(dǎo)電層或接合層為單層時的結(jié)構(gòu)，這里不再贅述。
76.對于第二層，其與第一層電連接，是由金屬或?qū)щ娀衔锘驌诫s半導(dǎo)體形成的導(dǎo)電層。
77.如圖5-9所示，導(dǎo)通部80為柱體或金屬實柱的形式且僅進入第一層71a的一部分而沒有穿過第一層71a與第二層71b之間的界面。如此，既可以使得導(dǎo)通部80與第一層電連接，又可以避免空氣或水汽經(jīng)由導(dǎo)通部從第一層與第二層之間連接面進入到容納空間內(nèi)。
78.如圖2所示，導(dǎo)通部80可以為導(dǎo)電筒體或非金屬實柱，填充金屬覆蓋穿過基底11和第一層71a的一部分的孔(參見3g中80所指的孔)的底壁和側(cè)壁，從而形成由填充金屬限定的導(dǎo)電筒體狀的導(dǎo)通部。導(dǎo)通部80還可以為其他形式。例如，如圖5-9所示，導(dǎo)通部80為導(dǎo)電柱體的形式。如圖4所示，導(dǎo)通部80的上部限定有通孔，而下部則為柱體。
79.如圖8-9所示，在接合層71包括第一層71a和第二層71b的情況下，第一抵接部72與第二層71b相接，第一抵接部72由金屬、導(dǎo)電化合物或摻雜半導(dǎo)體制成，在第二層71b為金屬的情況下，其也可以是與第二層71b相同的金屬。
80.在封裝結(jié)構(gòu)包括多個導(dǎo)通部80的情況下，不同導(dǎo)通部80對應(yīng)的接合層71之間需要彼此電學(xué)隔離。圖2-9和11示出了絕緣槽50。如圖所示，絕緣槽50自所述導(dǎo)電層70延伸到基底11內(nèi)且圍繞對應(yīng)的導(dǎo)通部80設(shè)置。換言之，基于絕緣槽50，接合層71彼此之間相互電學(xué)隔離。
81.也可以不使用絕緣槽來實現(xiàn)接合層71之間的彼此電學(xué)隔離，例如可以通過將導(dǎo)電層70圖形化，使得接合層71彼此間電隔離，如圖10所示。
82.需要指出的是，導(dǎo)通部80可以與第二抵接部40對齊(例如參見圖2-10)，也可以錯開(例如參見圖11)。如本領(lǐng)域技術(shù)人員能夠理解的，如圖11所示，在通過使得導(dǎo)電層70圖形化的方式實現(xiàn)接合層71之間的彼此電學(xué)隔離的情況下，也可以使得導(dǎo)通部80與第二抵接部40錯開布置。
83.在圖2-6以及8-11中，第一抵接部72與第二抵接部40之間設(shè)置有鍵合金屬60。不過，在第一抵接部72與第二抵接部40為彼此可以相互鍵合的金屬對時，例如金-金，或者鋁-鋁時，可以不使用鍵合金屬60，如圖7所示。
84.在設(shè)置了鍵合金屬60的情況下，第一抵接部72可以是金屬、導(dǎo)電化合物或摻雜半導(dǎo)體。
85.在本發(fā)明中，為了使得第一抵接部72的橫截面積變小以進一步減少第二抵接部40的橫截面積；以及為了使得用于形成導(dǎo)通部的孔81的位置與接合層71對齊，可以使得接合層71的橫截面積大于導(dǎo)通部80的橫截面積。接合層71的橫截面積此時還可以大于第一抵接部72的橫截面積。
86.下面參照圖3a-3h示例性說明圖2中的封裝結(jié)構(gòu)的制作過程。
87.如圖3a所示，提供帶有摻雜半導(dǎo)體層(例如為p-si)的基底11(例如為硅基底)，摻雜半導(dǎo)體層對應(yīng)于前述的導(dǎo)體層70，其具有導(dǎo)電性，一般通過離子注入的方式制備。在圖3a所示的結(jié)構(gòu)中，在基底11的邊界面或表面11a處，摻雜半導(dǎo)體層或?qū)щ妼?0與基底11之間通過共價鍵連接。基底11的與表面11a相對的表面為11b。摻雜半導(dǎo)體層或?qū)щ妼?0的面對基
底11的表面構(gòu)成密封界面。
88.如圖3b所示，利用刻蝕等工藝對摻雜半導(dǎo)體層或?qū)щ妼?0圖形化，以形成第一抵接部72。
89.如圖3c所示，在圖3b的結(jié)構(gòu)的表面沉積鍵合用金屬層，并圖形化形成如圖3c所示的鍵合金屬60。
90.如圖3d所示，對基底以及導(dǎo)電摻雜半導(dǎo)體層或?qū)щ妼?0進行刻蝕以形成絕緣槽50，如圖所示，絕緣槽50還穿過表面11a而進入到了基底11之內(nèi)。絕緣槽50可以圍繞第一抵接部72設(shè)置。如圖3d所示，基于絕緣槽50，形成了前面提到的接合層71，接合層71為導(dǎo)電層70的一部分但是基于絕緣槽50與導(dǎo)電層70的其他部分電學(xué)隔離。從圖3d可以看出，接合層71的寬度或橫截面積大于第一抵接部72的寬度或橫截面積。絕緣槽50的設(shè)置是為了使得后續(xù)的導(dǎo)通部80之間彼此電學(xué)隔離。
91.如圖3e所示，在基底10的表面10a上制備mems器件30以及與該器件的電極引腳相接的第二抵接部40。
92.如圖3f所示，將圖3d的結(jié)構(gòu)與圖3e的結(jié)構(gòu)對置，使得第一抵接部72與第二抵接部40鍵合，并通過磨片和cmp(化學(xué)機械研磨)法從基底11的表面11b的一側(cè)將基底11的厚度減薄。
93.如圖3g所示，從基底11的表面11b的一側(cè)刻蝕而形成孔81。如圖3g所示，孔穿過基底11以及表面11a而部分進入到接合層71內(nèi)。在圖3g中，該孔的橫向尺寸小于接合層71的橫向尺寸。該孔的橫截面積可以大于第一抵接部72的橫截面積。
94.如圖3h所示，在基底11的表面11b一側(cè)沉積、電鍍金屬，該金屬填充該孔81(填充在孔81內(nèi)的金屬為填充金屬82)以形成導(dǎo)通部80。并將基底11的表面11b上的金屬圖形化形成導(dǎo)電金屬層83。
95.基于以上，本發(fā)明也提出了一種mems器件的基底結(jié)構(gòu)，包括：
96.基底11，具有對置面11a以及與對置面在基底厚度方向上相對的非對置面；
97.導(dǎo)電層(對應(yīng)于附圖中的導(dǎo)電層的一部分的接合層71)，設(shè)置在對置面一側(cè)；
98.其中：
99.導(dǎo)電層與基底之間設(shè)置有密封層；
100.所述基底結(jié)構(gòu)還包括導(dǎo)通部80，所述導(dǎo)通部與所述導(dǎo)電層電連接。進一步的，所述導(dǎo)通部自非對置面穿過基底和密封層后僅進入到導(dǎo)電層的一部分而與導(dǎo)電層電連接，所述導(dǎo)通部穿過密封層的端部在周向方向上被導(dǎo)電層包圍。或者進一步的，所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入導(dǎo)電層。
101.需要指出的是，在本發(fā)明中，各個數(shù)值范圍，除了明確指出不包含端點值之外，除了可以為端點值，還可以為各個數(shù)值范圍的中值，這些均在本發(fā)明的保護范圍之內(nèi)。
102.在本發(fā)明中，上和下是相對于封裝結(jié)構(gòu)的功能基底的底面而言的，對于一個部件，其靠近該底面的一側(cè)為下側(cè)，遠(yuǎn)離該底面的一側(cè)為上側(cè)。
103.在本發(fā)明中，內(nèi)和外是相對于位于容納空間內(nèi)的mems器件在橫向方向或者徑向方向上而言的，一個部件的靠近mems器件的一側(cè)或一端為內(nèi)側(cè)或內(nèi)端，而該部件的遠(yuǎn)離mems器件的一側(cè)或一端為外側(cè)或外端。對于一個參照位置而言，位于該位置的內(nèi)側(cè)表示在橫向方向或徑向方向上處于該位置與mems器件之間，位于該位置的外側(cè)表示在橫向方向或徑向
方向上比該位置更遠(yuǎn)離mems器件。
104.如本領(lǐng)域技術(shù)人員能夠理解的，體聲波諧振器可以用于形成濾波器或其他半導(dǎo)體器件。
105.基于以上，本發(fā)明提出了如下技術(shù)方案：
106.1、一種mems器件的封裝結(jié)構(gòu)，包括：
107.第一基底，第一基底具有第一對置面以及與第一對置面在基底的厚度方向上相對的第一非對置面；
108.第二基底，第二基底具有第二對置面以及與第二對置面在基底的厚度方向上相對的第二非對置面，第一對置面表面與第二對置面彼此對置；
109.導(dǎo)電層，設(shè)置在第一對置面一側(cè)，導(dǎo)電層包括接合層和第一抵接部，所述接合層包括面對所述第一對置面的密封界面，所述第一抵接部在所述接合層的與所述密封界面相對的表面與接合層相連接；
110.第二抵接部，設(shè)置在第二對置面一側(cè)，第一抵接部與第二抵接部彼此對置接合而電連接，第二抵接部適于與mems器件電連接，
111.其中：
112.所述封裝結(jié)構(gòu)還包括導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。
113.2、根據(jù)1所述的封裝結(jié)構(gòu)，其中：
114.所述導(dǎo)通部自所述第一非對置面穿過第一基底以及密封界面后僅進入到導(dǎo)電層的一部分而與導(dǎo)電層電連接，所述導(dǎo)通部穿過密封界面的端部在周向方向上被導(dǎo)電層包圍；或者
115.所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入導(dǎo)電層。
116.3、根據(jù)1或2所述的封裝結(jié)構(gòu)，其中：
117.所述接合層包括第一層，所述第一層為摻雜半導(dǎo)體層，所述摻雜半導(dǎo)體層的面對所述第一對置面的表面構(gòu)成所述密封界面。
118.4、根據(jù)3所述的封裝結(jié)構(gòu)，其中：
119.所述導(dǎo)通部僅進入到所述摻雜半導(dǎo)體層的一部分。
120.5、根據(jù)1或2所述的封裝結(jié)構(gòu)，其中：
121.所述接合層包括第一層，所述第一層為金屬層，所述第一層適于與第一基底之間形成密封連接，且所述金屬層的面對所述第一對置面的表面構(gòu)成所述密封界面。
122.6、根據(jù)5所述的封裝結(jié)構(gòu)，其中：
123.所述導(dǎo)通部僅進入到所述金屬層的一部分。
124.7、根據(jù)6所述的封裝結(jié)構(gòu)，其中：
125.所述第一層為鈦層，所述第一基底為硅基底；或者
126.所述第一層為鎢層，所述第一基底為硅基底。
127.8、根據(jù)1或2所述的封裝結(jié)構(gòu)，其中：
128.所述接合層包括導(dǎo)電的第一層，所述封裝結(jié)構(gòu)包括設(shè)置在第一基底與第一層之間的介質(zhì)層，所述介質(zhì)層分別與第一對置面以及第一層形成密封連接，所述第一層的面對所述介質(zhì)層的表面構(gòu)成所述密封界面，所述介質(zhì)層與所述第一對置面形成密封連接。
129.9、根據(jù)8所述的封裝結(jié)構(gòu)，其中：
130.所述導(dǎo)通部僅進入到所述第一層的一部分。
131.10、根據(jù)1或2所述的封裝結(jié)構(gòu)，其中：
132.所述接合層包括第一層，所述第一層為導(dǎo)電化合物層，所述導(dǎo)電化合物層適于與第一基底密封連接，且所述導(dǎo)電化合物層面對所述第一對置面的表面構(gòu)成所述密封界面。
133.11、根據(jù)10所述的封裝結(jié)構(gòu)，其中：
134.所述導(dǎo)通部僅進入到所述導(dǎo)電化合物層的一部分。
135.12、根據(jù)3-11中任一項所述的封裝結(jié)構(gòu)，其中：
136.所述接合層還包括第二層，所述第二層與所述第一層電連接，所述導(dǎo)通部僅進入所述第一層的一部分而沒有穿過第一層與第二層之間的界面，所述第二層由金屬或?qū)щ娀衔锘驌诫s半導(dǎo)體形成；或者
137.所述接合層還包括第二層，所述第二層與所述第一層電連接，所述導(dǎo)通部穿過第一層與第二層之間的界面而僅進入所述第二層的一部分，所述第二層由金屬或?qū)щ娀衔锘驌诫s半導(dǎo)體形成。
138.13、根據(jù)1-11中任一項所述的封裝結(jié)構(gòu)，其中：
139.所述封裝結(jié)構(gòu)包括多個導(dǎo)通部和與所述多個通孔對應(yīng)的多個第一抵接部；
140.所述封裝結(jié)構(gòu)包括絕緣槽，所述絕緣槽自所述導(dǎo)電層延伸到所述第一基底內(nèi)且圍繞對應(yīng)的導(dǎo)通部設(shè)置。
141.14、根據(jù)13所述的封裝結(jié)構(gòu)，其中：
142.所述第一抵接部與所述導(dǎo)通部對齊，或者所述第一抵接部與所述導(dǎo)通部在水平方向上錯開。
143.15、根據(jù)1-11中任一項所述的封裝結(jié)構(gòu)，其中：
144.所述封裝結(jié)構(gòu)包括多個導(dǎo)通部和與所述導(dǎo)通部對應(yīng)的多個第一抵接部，所述第一抵接部與對應(yīng)的導(dǎo)通部對齊或在水平方向上錯開；
145.所述導(dǎo)電層被圖形化以使得導(dǎo)通部彼此之間電學(xué)隔離。
146.16、根據(jù)1-11中任一項所述的封裝結(jié)構(gòu)，其中：
147.所述第一抵接部的外表面設(shè)置有鍵合金屬，所述鍵合金屬適于與所述第二抵接部金屬鍵合連接；或者
148.所述第一抵接部由金屬制成且適于與所述第二抵接部金屬鍵合連接。
149.17、根據(jù)1-11中任一項所述的封裝結(jié)構(gòu)，其中：
150.所述導(dǎo)通部在基底的厚度方向上的投影落入接合層的范圍之內(nèi)，所述導(dǎo)通部的直徑或?qū)挾刃∮谒鼋雍蠈拥膶挾龋缓?或
151.所述接合層的橫截面積大于所述第一抵接部的橫截面積；和/或
152.所述導(dǎo)通部的橫截面積大于所述第一抵接部的橫截面積。
153.18、根據(jù)1-11中任一項所述的封裝結(jié)構(gòu)，其中：
154.所述mems器件包括體聲波諧振器。
155.19、根據(jù)1-18中任一項所述的封裝結(jié)構(gòu)，其中：
156.所述第一抵接部與所述第二抵接部的水平方向的接合面的寬度在0.5-20μm的范圍內(nèi)；或者
157.第二抵接部的橫截面積小于400平方微米；或者
158.所述第一抵接部與所述第二抵接部的水平方向的接合面為平坦面。
159.20、根據(jù)19所述的封裝結(jié)構(gòu)，其中：
160.所述第二抵接部的抵接面的寬度與所述第一抵接部的抵接面的寬度的差值不大于5μm。
161.21、根據(jù)2所述的封裝結(jié)構(gòu)，其中：
162.所述導(dǎo)通部自所述第一非對置面穿過第一基底以及密封界面后僅進入到接合層的一部分而與接合層電連接，所述導(dǎo)通部穿過密封界面的端部在周向方向上被接合層包圍；或者
163.所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入接合層。
164.22、一種mems器件的基底結(jié)構(gòu)，包括：
165.基底，具有第一表面以及與第一表面在基底厚度方向上相對的第二表面；
166.導(dǎo)電層，設(shè)置在第一表面一側(cè)，所述導(dǎo)電層包括面對第一表面的密封界面；
167.其中：
168.所述基底結(jié)構(gòu)還包括導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。
169.23、根據(jù)22所述的基底結(jié)構(gòu)，其中：
170.所述導(dǎo)通部自第二表面穿過基底和密封界面后僅進入到導(dǎo)電層的一部分而與導(dǎo)電層電連接，所述導(dǎo)通部穿過密封界面的端部在周向方向上被導(dǎo)電層包圍；或者
171.所述導(dǎo)通部自所述第二表面穿過基底而沒有進入導(dǎo)電層。
172.24、根據(jù)22或23所述的基底結(jié)構(gòu)，其中：
173.所述導(dǎo)電層包括摻雜半導(dǎo)體層，所述摻雜半導(dǎo)體層與所述基底一體設(shè)置；或者
174.所述導(dǎo)電層包括金屬層，所述金屬層與所述基底形成密封連接；或者
175.所述導(dǎo)電層包括金屬化合物層，所述金屬化合物層與所述基底形成密封連接；或者
176.所述基底結(jié)構(gòu)還包括介質(zhì)層，所述介質(zhì)層設(shè)置在基底與導(dǎo)電層之間而分別與基底和導(dǎo)電層形成密封連接。
177.25、一種mems器件的制造方法，包括步驟：
178.提供第一基底，第一基底具有第一對置面以及與第一對置面在基底的厚度方向上相對的第一非對置面，在第一對置面設(shè)置導(dǎo)電層，導(dǎo)電層包括接合層和第一抵接部，所述接合層包括面對所述第一對置面的密封界面，所述第一抵接部在所述接合層的與所述密封界面相對的表面相連接；
179.提供第二基底，第二基底具有第二對置面以及與第二對置面在基底的厚度方向上相對的第二非對置面，在第二對置面設(shè)置mems器件以及第二抵接部，第一抵接部與第二抵接部適于彼此對置接合而電連接，第二抵接部適于與mems器件電連接；
180.將第一抵接部與第二抵接部彼此對置接合以在第一對置面與第二對置面之間形成容納空間，mems器件位于所述容納空間內(nèi)，
181.其中，提供第一基底的步驟包括：
182.形成導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。
183.26、根據(jù)25所述的方法，其中：
184.形成導(dǎo)通部的步驟包括使得所述導(dǎo)通部自第一非對置面穿過第一基底以及密封
界面而僅進入到接合層的一部分，所述導(dǎo)通部穿過密封界面的端部在周向方向上被接合層包圍；或者
185.所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入接合層。
186.27、根據(jù)25所述的方法，其中：
187.形成導(dǎo)通部的步驟包括形成多個彼此間隔開的導(dǎo)通部；
188.所述方法還包括步驟：在導(dǎo)電層中形成圍繞對應(yīng)的導(dǎo)通部且自導(dǎo)電層延伸到第一基底內(nèi)絕緣槽，所述絕緣槽使得導(dǎo)通部彼此電學(xué)隔離；或者使得所述導(dǎo)電層圖形化以使得導(dǎo)通部彼此電學(xué)隔離。
189.28、根據(jù)25所述的方法，其中：
190.在形成導(dǎo)通部的步驟中，使得導(dǎo)通部的位置與所述第一抵接部對齊，或者在水平方向上偏離。
191.29、根據(jù)25-28中任一項所述的方法，其中：
192.所述接合層包括第一層，所述第一層為摻雜半導(dǎo)體層，提供第一基底的步驟包括：基于摻雜工藝形成與所述基底一體的摻雜半導(dǎo)體層，所述摻雜半導(dǎo)體層的面對所述第一對置面的表面構(gòu)成所述密封界面；或者
193.所述接合層包括第一層，所述第一層為金屬層，提供第一基底的步驟包括：使得所述第一層與第一基底之間形成密封連接，且所述金屬層的面對第一對置面的表面構(gòu)成所述密封界面；或者
194.所述接合層包括導(dǎo)電的第一層，所述提供第一基底的步驟包括：在第一基底與第一層之間設(shè)置介質(zhì)層，所述介質(zhì)層分別與第一對置面以及第一層形成密封連接；或者
195.所述接合層包括第一層，所述第一層為導(dǎo)電化合物層，提供第一基底的步驟包括：使得所述導(dǎo)電化合物層與第一基底之間形成密封連接。
196.30、根據(jù)29所述的方法，其中：
197.提供第一基底的步驟還包括形成與第一層電連接的第二層，第一層與第二層構(gòu)成所述接合層；
198.在形成導(dǎo)通部的步驟中，所述導(dǎo)通部僅進入所述第一層的一部分而沒有穿過第一層與第二層之間的界面，或者所述導(dǎo)通部穿過第一層與第二層之間的界面而僅進入第二層的一部分。
199.31、根據(jù)25所述的方法，其中：
200.所述mems器件包括體聲波諧振器。
201.32、根據(jù)25-31中任一項所述的方法，包括步驟：
202.選擇第一抵接部和第二抵接部的接合面的寬度在0.5-20μm的范圍內(nèi)。
203.33、一種mems器件，包括根據(jù)1-21中任一項所述的封裝結(jié)構(gòu)，或者根據(jù)22-24中任一項所述的基底結(jié)構(gòu)。
204.34、一種濾波器，包括根據(jù)1-21中任一項所述的封裝結(jié)構(gòu)，或者根據(jù)22-24中任一項所述的基底結(jié)構(gòu)，或者根據(jù)33所述的mems器件。
205.35、一種電子設(shè)備，包括根據(jù)34所述的濾波器，或根據(jù)1-21中任一項所述的封裝結(jié)構(gòu)，或根據(jù)22-24中任一項所述的基底結(jié)構(gòu)，或根據(jù)33所述的mems器件。
206.這里的電子設(shè)備，包括但不限于射頻前端、濾波放大模塊等中間產(chǎn)品，以及手機、
wifi、無人機等終端產(chǎn)品。
207.盡管已經(jīng)示出和描述了本發(fā)明的實施例，對于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實施例進行變化，本發(fā)明的范圍由所附權(quán)利要求及其等同物限定。
技術(shù)特征：
1.一種mems器件的封裝結(jié)構(gòu)，包括：第一基底，第一基底具有第一對置面以及與第一對置面在基底的厚度方向上相對的第一非對置面；第二基底，第二基底具有第二對置面以及與第二對置面在基底的厚度方向上相對的第二非對置面，第一對置面表面與第二對置面彼此對置；導(dǎo)電層，設(shè)置在第一對置面一側(cè)，導(dǎo)電層包括接合層和第一抵接部，所述接合層包括面對所述第一對置面的密封界面，所述第一抵接部在所述接合層的與所述密封界面相對的表面與接合層相連接；第二抵接部，設(shè)置在第二對置面一側(cè)，第一抵接部與第二抵接部彼此對置接合而電連接，第二抵接部適于與mems器件電連接，其中：所述封裝結(jié)構(gòu)還包括導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部自所述第一非對置面穿過第一基底以及密封界面后僅進入到導(dǎo)電層的一部分而與導(dǎo)電層電連接，所述導(dǎo)通部穿過密封界面的端部在周向方向上被導(dǎo)電層包圍；或者所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入導(dǎo)電層。3.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)，其中：所述接合層包括第一層，所述第一層為摻雜半導(dǎo)體層，所述摻雜半導(dǎo)體層的面對所述第一對置面的表面構(gòu)成所述密封界面。4.根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部僅進入到所述摻雜半導(dǎo)體層的一部分。5.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)，其中：所述接合層包括第一層，所述第一層為金屬層，所述第一層適于與第一基底之間形成密封連接，且所述金屬層的面對所述第一對置面的表面構(gòu)成所述密封界面。6.根據(jù)權(quán)利要求5所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部僅進入到所述金屬層的一部分。7.根據(jù)權(quán)利要求6所述的封裝結(jié)構(gòu)，其中：所述第一層為鈦層，所述第一基底為硅基底；或者所述第一層為鎢層，所述第一基底為硅基底。8.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)，其中：所述接合層包括導(dǎo)電的第一層，所述封裝結(jié)構(gòu)包括設(shè)置在第一基底與第一層之間的介質(zhì)層，所述介質(zhì)層分別與第一對置面以及第一層形成密封連接，所述第一層的面對所述介質(zhì)層的表面構(gòu)成所述密封界面，所述介質(zhì)層與所述第一對置面形成密封連接。9.根據(jù)權(quán)利要求8所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部僅進入到所述第一層的一部分。10.根據(jù)權(quán)利要求1或2所述的封裝結(jié)構(gòu)，其中：所述接合層包括第一層，所述第一層為導(dǎo)電化合物層，所述導(dǎo)電化合物層適于與第一基底密封連接，且所述導(dǎo)電化合物層面對所述第一對置面的表面構(gòu)成所述密封界面。
11.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部僅進入到所述導(dǎo)電化合物層的一部分。12.根據(jù)權(quán)利要求3-11中任一項所述的封裝結(jié)構(gòu)，其中：所述接合層還包括第二層，所述第二層與所述第一層電連接，所述導(dǎo)通部僅進入所述第一層的一部分而沒有穿過第一層與第二層之間的界面，所述第二層由金屬或?qū)щ娀衔锘驌诫s半導(dǎo)體形成；或者所述接合層還包括第二層，所述第二層與所述第一層電連接，所述導(dǎo)通部穿過第一層與第二層之間的界面而僅進入所述第二層的一部分，所述第二層由金屬或?qū)щ娀衔锘驌诫s半導(dǎo)體形成。13.根據(jù)權(quán)利要求1-11中任一項所述的封裝結(jié)構(gòu)，其中：所述封裝結(jié)構(gòu)包括多個導(dǎo)通部和與所述多個通孔對應(yīng)的多個第一抵接部；所述封裝結(jié)構(gòu)包括絕緣槽，所述絕緣槽自所述導(dǎo)電層延伸到所述第一基底內(nèi)且圍繞對應(yīng)的導(dǎo)通部設(shè)置。14.根據(jù)權(quán)利要求13所述的封裝結(jié)構(gòu)，其中：所述第一抵接部與所述導(dǎo)通部對齊，或者所述第一抵接部與所述導(dǎo)通部在水平方向上錯開。15.根據(jù)權(quán)利要求1-11中任一項所述的封裝結(jié)構(gòu)，其中：所述封裝結(jié)構(gòu)包括多個導(dǎo)通部和與所述導(dǎo)通部對應(yīng)的多個第一抵接部，所述第一抵接部與對應(yīng)的導(dǎo)通部對齊或在水平方向上錯開；所述導(dǎo)電層被圖形化以使得導(dǎo)通部彼此之間電學(xué)隔離。16.根據(jù)權(quán)利要求1-11中任一項所述的封裝結(jié)構(gòu)，其中：所述第一抵接部的外表面設(shè)置有鍵合金屬，所述鍵合金屬適于與所述第二抵接部金屬鍵合連接；或者所述第一抵接部由金屬制成且適于與所述第二抵接部金屬鍵合連接。17.根據(jù)權(quán)利要求1-11中任一項所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部在基底的厚度方向上的投影落入接合層的范圍之內(nèi)，所述導(dǎo)通部的直徑或?qū)挾刃∮谒鼋雍蠈拥膶挾龋缓?或所述接合層的橫截面積大于所述第一抵接部的橫截面積；和/或所述導(dǎo)通部的橫截面積大于所述第一抵接部的橫截面積。18.根據(jù)權(quán)利要求1-11中任一項所述的封裝結(jié)構(gòu)，其中：所述mems器件包括體聲波諧振器。19.根據(jù)權(quán)利要求1-18中任一項所述的封裝結(jié)構(gòu)，其中：所述第一抵接部與所述第二抵接部的水平方向的接合面的寬度在0.5-20μm的范圍內(nèi)；或者第二抵接部的橫截面積小于400平方微米；或者所述第一抵接部與所述第二抵接部的水平方向的接合面為平坦面。20.根據(jù)權(quán)利要求19所述的封裝結(jié)構(gòu)，其中：所述第二抵接部的抵接面的寬度與所述第一抵接部的抵接面的寬度的差值不大于5μm。
21.根據(jù)權(quán)利要求2所述的封裝結(jié)構(gòu)，其中：所述導(dǎo)通部自所述第一非對置面穿過第一基底以及密封界面后僅進入到接合層的一部分而與接合層電連接，所述導(dǎo)通部穿過密封界面的端部在周向方向上被接合層包圍；或者所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入接合層。22.一種mems器件的基底結(jié)構(gòu)，包括：基底，具有第一表面以及與第一表面在基底厚度方向上相對的第二表面；導(dǎo)電層，設(shè)置在第一表面一側(cè)，所述導(dǎo)電層包括面對第一表面的密封界面；其中：所述基底結(jié)構(gòu)還包括導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。23.根據(jù)權(quán)利要求22所述的基底結(jié)構(gòu)，其中：所述導(dǎo)通部自第二表面穿過基底和密封界面后僅進入到導(dǎo)電層的一部分而與導(dǎo)電層電連接，所述導(dǎo)通部穿過密封界面的端部在周向方向上被導(dǎo)電層包圍；或者所述導(dǎo)通部自所述第二表面穿過基底而沒有進入導(dǎo)電層。24.根據(jù)權(quán)利要求22或23所述的基底結(jié)構(gòu)，其中：所述導(dǎo)電層包括摻雜半導(dǎo)體層，所述摻雜半導(dǎo)體層與所述基底一體設(shè)置；或者所述導(dǎo)電層包括金屬層，所述金屬層與所述基底形成密封連接；或者所述導(dǎo)電層包括金屬化合物層，所述金屬化合物層與所述基底形成密封連接；或者所述基底結(jié)構(gòu)還包括介質(zhì)層，所述介質(zhì)層設(shè)置在基底與導(dǎo)電層之間而分別與基底和導(dǎo)電層形成密封連接。25.一種mems器件的制造方法，包括步驟：提供第一基底，第一基底具有第一對置面以及與第一對置面在基底的厚度方向上相對的第一非對置面，在第一對置面設(shè)置導(dǎo)電層，導(dǎo)電層包括接合層和第一抵接部，所述接合層包括面對所述第一對置面的密封界面，所述第一抵接部在所述接合層的與所述密封界面相對的表面相連接；提供第二基底，第二基底具有第二對置面以及與第二對置面在基底的厚度方向上相對的第二非對置面，在第二對置面設(shè)置mems器件以及第二抵接部，第一抵接部與第二抵接部適于彼此對置接合而電連接，第二抵接部適于與mems器件電連接；將第一抵接部與第二抵接部彼此對置接合以在第一對置面與第二對置面之間形成容納空間，mems器件位于所述容納空間內(nèi)，其中，提供第一基底的步驟包括：形成導(dǎo)通部，所述導(dǎo)通部與所述導(dǎo)電層電連接。26.根據(jù)權(quán)利要求25所述的方法，其中：形成導(dǎo)通部的步驟包括使得所述導(dǎo)通部自第一非對置面穿過第一基底以及密封界面而僅進入到接合層的一部分，所述導(dǎo)通部穿過密封界面的端部在周向方向上被接合層包圍；或者所述導(dǎo)通部自所述第一非對置面穿過第一基底而沒有進入接合層。27.根據(jù)權(quán)利要求25所述的方法，其中：形成導(dǎo)通部的步驟包括形成多個彼此間隔開的導(dǎo)通部；
所述方法還包括步驟：在導(dǎo)電層中形成圍繞對應(yīng)的導(dǎo)通部且自導(dǎo)電層延伸到第一基底內(nèi)絕緣槽，所述絕緣槽使得導(dǎo)通部彼此電學(xué)隔離；或者使得所述導(dǎo)電層圖形化以使得導(dǎo)通部彼此電學(xué)隔離。28.根據(jù)權(quán)利要求25所述的方法，其中：在形成導(dǎo)通部的步驟中，使得導(dǎo)通部的位置與所述第一抵接部對齊，或者在水平方向上偏離。29.根據(jù)權(quán)利要求25-28中任一項所述的方法，其中：所述接合層包括第一層，所述第一層為摻雜半導(dǎo)體層，提供第一基底的步驟包括：基于摻雜工藝形成與所述基底一體的摻雜半導(dǎo)體層，所述摻雜半導(dǎo)體層的面對所述第一對置面的表面構(gòu)成所述密封界面；或者所述接合層包括第一層，所述第一層為金屬層，提供第一基底的步驟包括：使得所述第一層與第一基底之間形成密封連接，且所述金屬層的面對第一對置面的表面構(gòu)成所述密封界面；或者所述接合層包括導(dǎo)電的第一層，所述提供第一基底的步驟包括：在第一基底與第一層之間設(shè)置介質(zhì)層，所述介質(zhì)層分別與第一對置面以及第一層形成密封連接；或者所述接合層包括第一層，所述第一層為導(dǎo)電化合物層，提供第一基底的步驟包括：使得所述導(dǎo)電化合物層與第一基底之間形成密封連接。30.根據(jù)權(quán)利要求29所述的方法，其中：提供第一基底的步驟還包括形成與第一層電連接的第二層，第一層與第二層構(gòu)成所述接合層；在形成導(dǎo)通部的步驟中，所述導(dǎo)通部僅進入所述第一層的一部分而沒有穿過第一層與第二層之間的界面，或者所述導(dǎo)通部穿過第一層與第二層之間的界面而僅進入第二層的一部分。31.根據(jù)權(quán)利要求25所述的方法，其中：所述mems器件包括體聲波諧振器。32.根據(jù)權(quán)利要求25-31中任一項所述的方法，包括步驟：選擇第一抵接部和第二抵接部的接合面的寬度在0.5-20μm的范圍內(nèi)。33.一種mems器件，包括根據(jù)權(quán)利要求1-21中任一項所述的封裝結(jié)構(gòu)，或者根據(jù)權(quán)利要求22-24中任一項所述的基底結(jié)構(gòu)。34.一種濾波器，包括根據(jù)權(quán)利要求1-21中任一項所述的封裝結(jié)構(gòu)，或者根據(jù)權(quán)利要求22-24中任一項所述的基底結(jié)構(gòu)，或者根據(jù)權(quán)利要求33所述的mems器件。35.一種電子設(shè)備，包括根據(jù)權(quán)利要求34所述的濾波器，或根據(jù)權(quán)利要求1-21中任一項所述的封裝結(jié)構(gòu)，或根據(jù)權(quán)利要求22-24中任一項所述的基底結(jié)構(gòu)，或根據(jù)權(quán)利要求33所述的mems器件。
技術(shù)總結(jié)
本發(fā)明涉及一種MEMS器件的封裝結(jié)構(gòu)、基底結(jié)構(gòu)和制造方法。封裝結(jié)構(gòu)包括：第一基底，具有第一對置面；第二基底，具有與第一對置面對置的第二對置面；導(dǎo)電層，設(shè)置在第一對置面一側(cè)，導(dǎo)電層包括接合層和第一抵接部，接合層包括面對第一對置面的密封界面，第一抵接部在接合層的與密封界面相對的表面與接合層相連接；第二抵接部，設(shè)置在第二對置面一側(cè)，第一抵接部與第二抵接部彼此對置接合而電連接，第二抵接部適于與MEMS器件電連接，其中：封裝結(jié)構(gòu)還包括導(dǎo)通部，導(dǎo)通部與導(dǎo)電層電連接。本發(fā)明還涉及一種MEMS器件、一種濾波器和一種電子設(shè)備。一種濾波器和一種電子設(shè)備。一種濾波器和一種電子設(shè)備。
