比較器及數據轉換器的制作方法
1.本發明涉及集成電路技術領域，尤其涉及一種比較器及數據轉換器。
背景技術：
2.逐次逼近型模數轉換器(successive approximation analog-digital converter，sar adc)是一種逐次比較型的數據轉換器，在每一次進行數據轉換的過程中，電路內部會使用2分法進行逐次比對，最后將輸入模擬量轉換成若干比特的輸出數字量。在逐次比較的過程中，會使用到高精度的電壓比較器。
3.現有技術中會通過誤差消除電路消除電壓比較器中的輸入誤差，但誤差消除電路中采用了傳輸門作為開關，而傳輸門的源極和漏極到襯底的漏電不一致，也會造成額外的誤差。
4.因此，有必要提供一種新型的比較器及數據轉換器以解決現有技術中存在的上述問題。
技術實現要素：
5.本發明的目的在于提供一種比較器及數據轉換器，以減少輸入誤差。
6.為實現上述目的，本發明的所述比較器，包括若干級前置放大電路、動態鎖存比較電路以及誤差消除電路，第一級所述前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，后一級所述前置放大電路的第一輸入端與前一級所述前置放大電路的第一輸出端連接，后一級所述前置放大電路的第二輸入端與前一級所述前置放大電路的第二輸出端連接，所述動態鎖存比較電路第一輸入端與最后一級所述前置放大電路的第一輸出端連接，所述動態鎖存比較電路第二輸入端與最后一級所述前置放大電路的第二輸出端連接，所述誤差消除電路與部分所述前置放大電路和所述動態鎖存比較電路連接，以消除所述前置放大電路的輸入誤差和所述動態鎖存比較電路的輸入誤差。
7.所述比較器的有益效果在于：所述誤差消除電路與部分所述前置放大電路和所述動態鎖存比較電路連接，以消除所述前置放大電路的輸入誤差和所述動態鎖存比較電路的輸入誤差，進而減少了所述比較器的誤差。
8.可選地，若干級所述前置放大電路包括第一級前置放大電路、第二級前置放大電路、第三級前置放大電路、第四級前置放大電路，所述第一級前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，所述第二級前置放大電路的第一輸入端與所述第一級前置放大電路的第一輸出端連接，所述第二級前置放大電路的第二輸入端與所述第一級前置放大電路的第二輸出端連接，所述第三級前置放大電路的第一輸入端與所述第二級前置放大電路的第一輸出端連接，所述第三級前置放大電路的第二輸入端與所述第二級前置放大電路的第二輸出端連接，所述第四級前置放大電路的第一輸入端與所述第三級前置放大電路的第一輸出端連接，所述第四級前置放大電路的第二輸入端與所述第三級前置放大電路的第二輸出端連接。
9.可選地，所述誤差消除電路與所述第三級前置放大電路、所述第四級前置放大電路和所述動態鎖存比較電路連接。
10.可選地，所述第一級前置放大電路、所述第二級前置放大電路、所述第三級前置放大電路和所述第四級前置放大電路均包括第一電阻、第二電阻、第一nmos管、第二nmos管和第一電流源，所述第一電阻的一端和所述第二電阻的一端均接電源電壓，所述第一電阻的另一端與所述第一nmos管的漏極連接，所述第二電阻的另一端與所述第二nmos管的漏極連接，所述第一nmos管的源極和所述第二nmos管的源極與所述第一電流源的正極連接，所述第一電流源的負極接地，所述第一nmos管的柵極為第一輸入端，所述第二nmos管的柵極為第二輸入端。
11.可選地，所述第一級前置放大電路和所述第二級前置放大電路中第一nmos管的尺寸和第二nmos管的尺寸大于所述第三級前置放大電路和所述第四級前置放大電路中第一nmos管的尺寸和第二nmos管的尺寸。
12.可選地，所述誤差消除電路包括若干誤差消除子電路，所述誤差消除子電路包括電容和開關，所述電容的一端與所述開關的一端連接，所述開關的另一端接閾值電壓。
13.可選地，所述動態鎖存比較電路包括第一pmos管、第二pmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管和第二電流源，所述第一pmos管的源極和所述第二pmos管的源極均接電源電壓，所述第一pmos管的漏極與所述第三nmos管的漏極、所述第二pmos管的柵極和所述第四nmos管的柵極連接，所述第二pmos管的漏極與所述第四nmos管的漏極、所述第一pmos管的柵極和所述第三nmos管的柵極連接，所述第三nmos管的源極與所述第五nmos管的漏極連接，作為所述動態鎖存比較電路的第一輸出端，所述第四nmos管的源極與所述第六nmos管的漏極連接，作為所述動態鎖存比較電路的第二輸出端，所述第五nmos管的源極和所述第六nmos管的源極均與所述第二電流源的正極連接，所述第二電流源的負極接地，所述第五nmos管的柵極為所述動態鎖存比較電路的第一輸入端，所述第六nmos管的柵極為所述動態鎖存比較電路的第二輸入端。
14.本發明還提供了一種數據轉換器，包括所述比較器。
附圖說明
15.圖1為現有技術中傳統比較器的電路示意圖；
16.圖2為現有技術中開關的示意圖；
17.圖3為本發明一些實施例中比較器的電路示意圖。
具體實施方式
18.為使本發明的目的、技術方案和優點更加清楚，下面將結合本發明的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明的一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。除非另外定義，此處使用的技術術語或者科學術語應當為本發明所屬領域內具有一般技能的人士所理解的通常意義。本文中使用的“包括”等類似的詞語意指出現該詞前面的元件或者物件涵蓋出現在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。
19.圖1為現有技術中傳統比較器的電路示意圖。參照圖1，傳統比較器包括第一級前置放大電路101、第二級前置放大電路102、第三級前置放大電路103、第四級前置放大電路104、動態鎖存比較電路105和誤差消除電路。
20.參照圖1，所述第一級前置放大電路101、所述第二級前置放大電路102、所述第三級前置放大電路103和所述第四級前置放大電路104均包括第一電阻1011、第二電阻1012、第一nmos管1013、第二nmos管1014和第一電流源1015，所述第一電阻1011的一端和所述第二電阻1012的一端均接電源電壓，所述第一電阻1011的另一端與所述第一nmos管1013的漏極連接，作為第二輸出端，所述第二電阻1012的另一端與所述第二nmos管1014的漏極連接，作為第一輸出端，所述第一nmos管1013的源極和所述第二nmos管1014的源極與所述第一電流源1015的正極連接，所述第一電流源1015的負極接地，所述第一nmos管1013的柵極為第一輸入端，所述第二nmos管1014的柵極為第二輸入端。
21.參照圖1，所述動態鎖存比較電路105包括第一pmos管1051、第二pmos管1052、第三nmos管1053、第四nmos管1054、第五nmos管1055、第六nmos管1056和第二電流源1057，所述第一pmos管1051的源極和所述第二pmos管1052的源極均接電源電壓，所述第一pmos管1051的漏極與所述第三nmos管1053的漏極、所述第二pmos管1052的柵極和所述第四nmos管1054的柵極連接，所述第二pmos管1052的漏極與所述第四nmos管1054的漏極、所述第一pmos管1051的柵極和所述第三nmos管1053的柵極連接，所述第三nmos管1053的源極與所述第五nmos管1055的漏極連接，作為所述動態鎖存比較電路105的第一輸出端，所述第四nmos管1054的源極與所述第六nmos管1056的漏極連接，作為所述動態鎖存比較電路105的第二輸出端，所述第五nmos管1055的源極和所述第六nmos管1056的源極均與所述第二電流源1057的正極連接，所述第二電流源1057的負極接地，所述第五nmos管1055的柵極為所述動態鎖存比較電路105的第一輸入端，所述第六nmos管1056的柵極為所述動態鎖存比較電路105的第二輸入端。
22.參照圖1，所述誤差消除電路包括八個誤差消除子電路，八個所述誤差消除子電路分別為第一誤差消除子電路1061、第二誤差消除子電路1062、第三誤差消除子電路1063、第四誤差消除子電路1064、第五誤差消除子電路1065、第六誤差消除子電路1066、第七誤差消除子電路1067和第八誤差消除子電路1068，所述第一誤差消除子電路1061包括第一電容10611和第一開關10612，所述第二誤差消除子電路1062包括第二電容10621和第二開關10622，所述第三誤差消除子電路1063包括第三電容10631和第三開關10632，所述第四誤差消除子電路1064包括第四電容10641和第四開關10642，所述第五誤差消除子電路1065包括第五電容10651和第五開關10652，所述第六誤差消除子電路1066包括第六電容10661和第六開關10662，所述第七誤差消除子電路1067包括第七電容10671和第七開關10672，所述第八誤差消除子電路1068包括第八電容10681和第八開關10682。
23.參照圖1，所述第一電容10611的一端與所述第一開關10612的一端和所述第二級前置放大電路102的第一nmos管1013的柵極連接，所述第一電容10611的另一端與所述第一級前置放大電路101的第二nmos管1014的漏極連接，所述第一開關10612的另一端接閾值電壓vcom；所述第二電容10621的一端與所述第二開關10622的一端和所述第二級前置放大電路102的第二nmos管1014的柵極連接，所述第二電容10621的另一端與所述第一級前置放大電路101的第一nmos管1013的漏極連接，所述第二開關10622的另一端接閾值電壓vcom。
24.參照圖1，所述第三電容10631的一端與所述第三開關10632的一端和所述第三級前置放大電路103的第一nmos管1013的柵極連接，所述第三電容10631的另一端與所述第二級前置放大電路102的第二nmos管1014的漏極連接，所述第三開關10632的另一端接閾值電壓vcom；所述第四電容10641的一端與所述第四開關10642的一端和所述第三級前置放大電路103的第二nmos管1014的柵極連接，所述第四電容10641的另一端與所述第二級前置放大電路102的第一nmos管1013的漏極連接，所述第四開關10642的另一端接閾值電壓vcom。
25.參照圖1，所述第五電容10651的一端與所述第五開關10652的一端和所述第四級前置放大電路104的第一nmos管1013的柵極連接，所述第五電容10651的另一端與所述第三級前置放大電路103的第二nmos管1014的漏極連接，所述第五開關10652的另一端接閾值電壓vcom；所述第六電容10661的一端與所述第六開關10662的一端和所述第四級前置放大電路104的第二nmos管1014的柵極連接，所述第六電容10661的另一端與所述第三級前置放大電路103的第一nmos管1013的漏極連接，所述第六開關10662的另一端接閾值電壓vcom。
26.參照圖1，所述第七電容10671的一端與所述第七開關10672的一端和所述第五nmos管1055的柵極連接，所述第七電容10671的另一端與所述第四前置放大電路的第二nmos管1014的漏極連接，所述第七開關10672的另一端接閾值電壓vcom；所述第八電容10681的一端與所述第八開關10682的一端和所述第六nmos管1056的柵極連接，所述第八電容10681的另一端與所述第四級前置放大電路104的第一nmos管1013的漏極連接，所述第八開關10682的另一端接閾值電壓vcom。
27.參照圖1，所述第一級前置放大電路101的第一輸入端用于接收第一待比較數據vinp，所述第一級前置放大電路101的第二輸入端用于接收第二待比較數據vinn，所述第一級前置放大電路101的第一輸入端的輸入誤差為vos1，所述第一級前置放大電路101的增益為a1，所述第二級前置放大電路102的第一輸入端的輸入誤差為vos2，所述第一級前置放大電路101的增益為a2，所述第三級前置放大電路103的第一輸入端的輸入誤差為vos3，所述第一級前置放大電路101的增益為a3，所述第四級前置放大電路104的第一輸入端的輸入誤差為vos4，所述第一級前置放大電路101的增益為a4，則總的誤差vos＝vos1+vos2/a1+vos3/a2/a1+vos4/a3/a2/a1。
28.圖2為現有技術中開關的示意圖。參照圖1和圖2，所述第一開關10612、所述第二開關10622、所述第三開關10632、所述第四開關10642、所述第五開關10652、所述第六開關10662、所述第七開關10672和所述第八開關10682的電路均與圖2所示開關相同，所述開關為由pmos管和nmos管構成的傳輸門。當所述開關關斷時，所述開關的pmos管的柵極接電源電壓vdd，所述開關的nmos管的柵極接地vss；當所述開關導通時，所述開關的pmos管的柵極接地vss，所述開關的nmos管的柵極接電源電壓vdd。
29.參照圖1，所述第一級前置放大電路101、所述第二級前置放大電路102、所述第三級前置放大電路103和所述第四級前置放大電路104中均存在漏電效應，且前一級前置放大電路的漏電效應相較于后一級前置放大電路的漏電效應更明顯。以所述第一級前置放大電路101為例，在比較階段，所述第二級前置放大電路102的第一nmos管1013的柵極處為a點，所述第二級前置放大電路102的第二nmos管1014的柵極處為b點，a點的電壓和b點的電壓不同，這就導致a點對所述第一開關10612的襯底的漏電和b點的電壓對所述第二開關10622的襯底的漏電不同，導致流經所述第一開關10612的電流i
leaka
與流經所述第二開關10622的電
流i
leakb
不同，進而導致所述第一電容10611一端的電極板的電荷流失速度與所述第二電容10621的一端的電極板的電荷流失速度不同，導致a點的電壓變化速度δva與b點的電壓變化速度δvb不同，這個現象相當于在a點和b點之間制造了一個誤差電壓v
offset
，并且溫度越高，誤差電壓v
offset
，越大。
30.參照圖1，以vinp＝1.2v、vinn＝1.199v、a1＝a2＝10為例，vinp-vinn＝1mv，a點電壓va＝1.2v，b點電壓vb＝1.19v，va-vb＝10mv，所述第一級前置放大電路101將1mv放大到10mv，此時正確的關系是va》vb。但由于存在漏電效應，δva＝0.05v，δvb＝0.02v，則實際的va＝1.2-0.05＝1.15v，實際的vb＝1.19-0.02＝1.17v，則此時會錯誤的判斷為va《vb。
31.針對現有技術存在的問題，本發明的實施例提供了一種比較器，包括若干級前置放大電路、動態鎖存比較電路以及誤差消除電路，第一級所述前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，后一級所述前置放大電路的第一輸入端與前一級所述前置放大電路的第一輸出端連接，后一級所述前置放大電路的第二輸入端與前一級所述前置放大電路的第二輸出端連接，所述動態鎖存比較電路第一輸入端與最后一級所述前置放大電路的第一輸出端連接，所述動態鎖存比較電路第二輸入端與最后一級所述前置放大電路的第二輸出端連接，所述誤差消除電路與部分所述前置放大電路和所述動態鎖存比較電路連接，以消除所述前置放大電路的輸入誤差和所述動態鎖存比較電路的輸入誤差。
32.一些實施例中，若干級所述前置放大電路包括第一級前置放大電路、第二級前置放大電路、第三級前置放大電路、第四級前置放大電路，所述第一級前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，所述第二級前置放大電路的第一輸入端與所述第一級前置放大電路的第一輸出端連接，所述第二級前置放大電路的第二輸入端與所述第一級前置放大電路的第二輸出端連接，所述第三級前置放大電路的第一輸入端與所述第二級前置放大電路的第一輸出端連接，所述第三級前置放大電路的第二輸入端與所述第二級前置放大電路的第二輸出端連接，所述第四級前置放大電路的第一輸入端與所述第三級前置放大電路的第一輸出端連接，所述第四級前置放大電路的第二輸入端與所述第三級前置放大電路的第二輸出端連接。
33.一些實施例中，所述誤差消除電路與所述第三級前置放大電路、所述第四級前置放大電路和所述動態鎖存比較電路連接。
34.一些實施例中，所述誤差消除電路包括若干誤差消除子電路，所述誤差消除子電路包括電容和開關，所述電容的一端與所述開關的一端連接，所述開關的另一端接閾值電壓。
35.圖3為本發明一些實施例中比較器的電路示意圖。參照圖3，所述比較器包括第一級前置放大電路101、第二級前置放大電路102、第三級前置放大電路103、第四級前置放大電路104、動態鎖存比較電路105和誤差消除電路。
36.參照圖3，所述第一級前置放大電路101、所述第二級前置放大電路102、所述第三級前置放大電路103和所述第四級前置放大電路104均包括第一電阻1011、第二電阻1012、第一nmos管1013、第二nmos管1014和第一電流源1015，所述第一電阻1011的一端和所述第二電阻1012的一端均接電源電壓，所述第一電阻1011的另一端與所述第一nmos管1013的漏極連接，所述第二電阻1012的另一端與所述第二nmos管1014的漏極連接，所述第一nmos管1013的源極和所述第二nmos管1014的源極與所述第一電流源1015的正極連接，所述第一電
流源1015的負極接地，所述第一nmos管1013的柵極為第一輸入端，所述第二nmos管1014的柵極為第二輸入端。其中，所述待比較數據包括第一待比較數據和第二待比較數據，所述第一級前置放大電路101的第一nmos管1013的柵極接第一待比較數據，所述第一級前置放大電路101的第二nmos管1014的柵極接第二待比較數據。
37.參照圖3，所述第一級前置放大電路101和所述第二級前置放大電路102中第一nmos管1013的尺寸和第二nmos管1014的尺寸大于所述第三級前置放大電路103和所述第四級前置放大電路104中第一nmos管1013的尺寸和第二nmos管1014的尺寸。
38.參照圖3，所述動態鎖存比較電路105包括第一pmos管1051、第二pmos管1052、第三nmos管1053、第四nmos管1054、第五nmos管1055、第六nmos管1056和第二電流源1057，所述第一pmos管1051的源極和所述第二pmos管1052的源極均接電源電壓，所述第一pmos管1051的漏極與所述第三nmos管1053的漏極、所述第二pmos管1052的柵極和所述第四nmos管1054的柵極連接，所述第二pmos管1052的漏極與所述第四nmos管1054的漏極、所述第一pmos管1051的柵極和所述第三nmos管1053的柵極連接，所述第三nmos管1053的源極與所述第五nmos管1055的漏極連接，作為所述動態鎖存比較電路105的第一輸出端，所述第四nmos管1054的源極與所述第六nmos管1056的漏極連接，作為所述動態鎖存比較電路105的第二輸出端，所述第五nmos管1055的源極和所述第六nmos管1056的源極均與所述第二電流源1057的正極連接，所述第二電流源1057的負極接地，所述第五nmos管1055的柵極為所述動態鎖存比較電路105的第一輸入端，所述第六nmos管1056的柵極為所述動態鎖存比較電路105的第二輸入端。
39.參照圖3，所述誤差消除電路包括六個誤差消除子電路，六個所述誤差消除子電路分別為第三誤差消除子電路1063、第四誤差消除子電路1064、第五誤差消除子電路1065、第六誤差消除子電路1066、第七誤差消除子電路1067和第八誤差消除子電路1068，所述第三誤差消除子電路1063包括第三電容10631和第三開關10632，所述第四誤差消除子電路1064包括第四電容10641和第四開關10642，所述第五誤差消除子電路1065包括第五電容10651和第五開關10652，所述第六誤差消除子電路1066包括第六電容10661和第六開關10662，所述第七誤差消除子電路1067包括第七電容10671和第七開關10672，所述第八誤差消除子電路1068包括第八電容10681和第八開關10682。
40.參照圖3，所述第三電容10631的一端與所述第三開關10632的一端和所述第三級前置放大電路103的第一nmos管1013的柵極連接，所述第三電容10631的另一端與所述第二級前置放大電路102的第二nmos管1014的漏極連接，所述第三開關10632的另一端接閾值電壓vcom；所述第四電容10641的一端與所述第四開關10642的一端和所述第三級前置放大電路103的第二nmos管1014的柵極連接，所述第四電容10641的另一端與所述第二級前置放大電路102的第一nmos管1013的漏極連接，所述第四開關10642的另一端接閾值電壓vcom。
41.參照圖3，所述第五電容10651的一端與所述第五開關10652的一端和所述第四級前置放大電路104的第一nmos管1013的柵極連接，所述第五電容10651的另一端與所述第三級前置放大電路103的第二nmos管1014的漏極連接，所述第五開關10652的另一端接閾值電壓vcom；所述第六電容10661的一端與所述第六開關10662的一端和所述第四級前置放大電路104的第二nmos管1014的柵極連接，所述第六電容10661的另一端與所述第三級前置放大電路103的第一nmos管1013的漏極連接，所述第六開關10662的另一端接閾值電壓vcom。
42.參照圖3，所述第七電容10671的一端與所述第七開關10672的一端和所述第五nmos管1055的柵極連接，所述第七電容10671的另一端與所述第四前置放大電路的第二nmos管1014的漏極連接，所述第七開關10672的另一端接閾值電壓vcom；所述第八電容10681的一端與所述第八開關10682的一端和所述第六nmos管1056的柵極連接，所述第八電容10681的另一端與所述第四級前置放大電路104的第一nmos管1013的漏極連接，所述第八開關10682的另一端接閾值電壓vcom。
43.參照圖3，所述第二級前置放大電路102的第一nmos管1013的柵極處為a點，所述第二級前置放大電路102的第二nmos管1014的柵極處為b點，所述第三級前置放大電路103的第一nmos管1013的柵極處為c點，所述第三級前置放大電路103的第二nmos管1014的柵極處為d點。
44.參照圖3，以vinp＝1.2v、vinn＝1.199v、a1＝a2＝10為例，vinp-vinn＝1mv，a點電壓va＝1.2v，b點電壓vb＝1.19v，va-vb＝10mv，c點電壓vc＝1.2v，d點電壓vd＝1.1v，vc-vd＝100mv，c點的電壓變化速度δvc＝0.05v，d點的電壓變化速度δvd＝0.02v，則實際的vc＝1.2-0.05＝1.15v，實際的vd＝1.1-0.02＝1.08v，則最終的判斷結果為vc》vd，判斷能正確。而后續的漏電效應影響更小，則判斷結果必然正確，因此，成功消除了誤差。
45.本發明還提供了一種數據轉換器，包括比較器。具體地，所述數據轉換器為逐次逼近型模數轉換器。
46.雖然在上文中詳細說明了本發明的實施方式，但是對于本領域的技術人員來說顯而易見的是，能夠對這些實施方式進行各種修改和變化。但是，應理解，這種修改和變化都屬于權利要求書中所述的本發明的范圍和精神之內。而且，在此說明的本發明可有其它的實施方式，并且可通過多種方式實施或實現。
技術特征：
1.一種比較器，其特征在于，包括若干級前置放大電路、動態鎖存比較電路以及誤差消除電路，第一級所述前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，后一級所述前置放大電路的第一輸入端與前一級所述前置放大電路的第一輸出端連接，后一級所述前置放大電路的第二輸入端與前一級所述前置放大電路的第二輸出端連接，所述動態鎖存比較電路第一輸入端與最后一級所述前置放大電路的第一輸出端連接，所述動態鎖存比較電路第二輸入端與最后一級所述前置放大電路的第二輸出端連接，所述誤差消除電路與部分所述前置放大電路和所述動態鎖存比較電路連接，以消除所述前置放大電路的輸入誤差和所述動態鎖存比較電路的輸入誤差。2.根據權利要求1所述的比較器，其特征在于，若干級所述前置放大電路包括第一級前置放大電路、第二級前置放大電路、第三級前置放大電路、第四級前置放大電路，所述第一級前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，所述第二級前置放大電路的第一輸入端與所述第一級前置放大電路的第一輸出端連接，所述第二級前置放大電路的第二輸入端與所述第一級前置放大電路的第二輸出端連接，所述第三級前置放大電路的第一輸入端與所述第二級前置放大電路的第一輸出端連接，所述第三級前置放大電路的第二輸入端與所述第二級前置放大電路的第二輸出端連接，所述第四級前置放大電路的第一輸入端與所述第三級前置放大電路的第一輸出端連接，所述第四級前置放大電路的第二輸入端與所述第三級前置放大電路的第二輸出端連接。3.根據權利要求2所述的比較器，其特征在于，所述誤差消除電路與所述第三級前置放大電路、所述第四級前置放大電路和所述動態鎖存比較電路連接。4.根據權利要求3所述的比較器，其特征在于，所述第一級前置放大電路、所述第二級前置放大電路、所述第三級前置放大電路和所述第四級前置放大電路均包括第一電阻、第二電阻、第一nmos管、第二nmos管和第一電流源，所述第一電阻的一端和所述第二電阻的一端均接電源電壓，所述第一電阻的另一端與所述第一nmos管的漏極連接，所述第二電阻的另一端與所述第二nmos管的漏極連接，所述第一nmos管的源極和所述第二nmos管的源極與所述第一電流源的正極連接，所述第一電流源的負極接地，所述第一nmos管的柵極為第一輸入端，所述第二nmos管的柵極為第二輸入端。5.根據權利要求4所述的比較器，其特征在于，所述第一級前置放大電路和所述第二級前置放大電路中第一nmos管的尺寸和第二nmos管的尺寸大于所述第三級前置放大電路和所述第四級前置放大電路中第一nmos管的尺寸和第二nmos管的尺寸。6.根據權利要求1所述的比較器，其特征在于，所述誤差消除電路包括若干誤差消除子電路，所述誤差消除子電路包括電容和開關，所述電容的一端與所述開關的一端連接，所述開關的另一端接閾值電壓。7.根據權利要求1所述的比較器，其特征在于，所述動態鎖存比較電路包括第一pmos管、第二pmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管和第二電流源，所述第一pmos管的源極和所述第二pmos管的源極均接電源電壓，所述第一pmos管的漏極與所述第三nmos管的漏極、所述第二pmos管的柵極和所述第四nmos管的柵極連接，所述第二pmos管的漏極與所述第四nmos管的漏極、所述第一pmos管的柵極和所述第三nmos管的柵極連接，所述第三nmos管的源極與所述第五nmos管的漏極連接，作為所述動態鎖存比較電路的第一輸出端，所述第四nmos管的源極與所述第六nmos管的漏極連接，作為所述動態鎖存比較電
路的第二輸出端，所述第五nmos管的源極和所述第六nmos管的源極均與所述第二電流源的正極連接，所述第二電流源的負極接地，所述第五nmos管的柵極為所述動態鎖存比較電路的第一輸入端，所述第六nmos管的柵極為所述動態鎖存比較電路的第二輸入端。8.一種數據轉換器，包括如權利要求1～7任意一項所述的比較器。
技術總結
本發明提供了一種比較器，包括若干級前置放大電路、動態鎖存比較電路以及誤差消除電路，第一級前置放大電路的第一輸入端和第二輸入端分別用于接收待比較數據，后一級前置放大電路的第一輸入端與前一級前置放大電路的第一輸出端連接，后一級前置放大電路的第二輸入端與前一級前置放大電路的第二輸出端連接，動態鎖存比較電路第一輸入端與最后一級前置放大電路的第一輸出端連接，動態鎖存比較電路第二輸入端與最后一級前置放大電路的第二輸出端連接，誤差消除電路與部分前置放大電路和動態鎖存比較電路連接，以消除前置放大電路的輸入誤差和動態鎖存比較電路的輸入誤差，進而減少了所述比較器的誤差。少了所述比較器的誤差。少了所述比較器的誤差。
