一種分數階憶阻系統反饋控制電路
1.本發明涉及混沌電路技術領域，具體涉及一種分數階憶阻系統反饋控制電路。
背景技術：
2.憶阻混沌系統的同步控制電路實現是混沌理論在工程應用中的關鍵一部分。近十多年來，隨著混沌同步控制的不斷深入的研究，人們發現控制和利用憶阻混沌系統在生物、醫學、化工、機械、海洋工程等領域取得了初步的成功。如在醫學上，為了更清楚的區別患者可能在統計上有相同心臟波動的病人的病情，則要深入觀察二者的混沌動力學特性包括心臟波動漲落的不同之處。于是憶阻混沌系統的同步控制電路方案實現在工程領域中有著巨大的應用場景。到目前為止，對分數階憶阻混沌提出了線性耦合同步控制、自適應控制、廣義同步控制和投影同步控制等方案，但是對于已有的同步電路控制方案的收斂時間基本上都是大范圍漸進穩定的，所需要的收斂時間長。
3.隨著電路理論的逐步完善，通過將反饋控制理論應用到分數階憶阻混沌系統中，可以得到一種新的分數階憶阻系統反饋控制電路模型。因此對于分數階憶阻系統的同步控制電路方案的收斂時間問題是本領域技術人員亟需解決的問題。
4.專利申請cn201310290268.9提供了一種基于反饋電流設計的蔡氏混沌系統同步控制電路，包括含有引出變量的驅動系統、同步控制器及響應系統，利用反饋控制原理，結合蔡氏電路無量綱狀態方程的推導過程，設計出反饋控制電路，外加在系統狀態變量對應的電壓節點處，通過改變電路中的反饋電流來實現混沌電路的投影同步控制，但由于其電路設計復雜，會受到各種因素的影響，從而導致無法精確同步控制。
技術實現要素：
5.為了克服上述現有技術存在的缺陷，本發明的目的在于提供一種分數階憶阻系統反饋控制電路，通過在分數階憶阻混沌系統中加入反饋控制電路，根據控制開關s1進行調節反饋電路參數，能夠在有效的時間內實現同步與控制。
6.為了達到上述目的，本發明采用的技術方案是：
7.一種分數階憶阻系統反饋控制電路，包括第一通道電路、第二通道電路、第三通道電路和第四通道電路，所述第一通道電路包括第零電阻r0的輸入端連接第一通道電路的第二輸出端-x1，第零電阻r0的另一端連接開關s1之后連接第一運算放大器u1的反相輸入端；第一電阻r1的輸入端連接第一通道電路的第一輸出端x1，第一電阻r1的另一端連接第一運算放大器u1的反相輸入端；第二電阻r2的輸入端連接第二通道電路的第一輸出端x2；第二電阻r2的另一端連接第一運算放大器u1的反相輸入端；第二乘法器a2的兩個輸入端都連接第四通道的第一輸出端x4，第二乘法器a2的輸出端連接第一乘法器a1的一路輸入端；第一乘法器a1的輸入端分別連接第一通道電路第二輸出端-x1和第二乘法器a2的輸出端，第一乘法器a1的輸出端經第三電阻r3連接第一運算放大器u1的反相輸入端，第一運算放大器u1的同相輸入端接地；第四電阻r4的兩端分別連接第一運算放大器u1的反相輸入端和輸出
端；第一運算放大器u1的輸出端經由第五電阻r5連接第一反相積分器u2的反相輸入端，第一反相積分器u2的同相輸入端接地；第一反相積分器u2的反相輸入端和反相輸出端分別連接分數階電路單元一的兩端，第一反相積分器u2的輸出端作為第二通道電路的第一輸出端輸出正向信號x1；第一反相積分器u2的輸出端x1經由第六電阻r6連接第一反相器u3的反相輸入端，第一反相器u3的同相輸入端接地；第七電阻r7的兩端分別連接第一反相器u3的反相輸入端和反相輸出端，第一反相器u3的輸出端作為第一通道電路的第二輸出端輸出反向信號-x1；
8.所述第二通道電路包括第八電阻r8的輸入端連接第一通道電路的第一輸出端x1，第八電阻r8的另一端連接第二運算放大器u4的反相輸入端；第九電阻r9的輸入端連接第二通道電路的第二輸出端-x2；第九電阻r9的另一端連接第二運算放大器u4的反相輸入端；第十電阻r10的輸入端連接第三通道電路的第二輸出端-x3；第十電阻r10的另一端連接第二運算放大器u4的反相輸入端；第二運算放大器u4的同相輸入端接地；第十一電阻r11的兩端分別連接第二運算放大器u4的反相輸入端和輸出端；第二運算放大器u4的輸出端經由第十二電阻r12連接第二反相積分器u5的反相輸入端，第二反相積分器u5的同相輸入端接地；第二反相積分器u5的反相輸入端和反相輸出端分別連接分數階電路單元二的兩端，第二反相積分器u5的輸出端作為第二通道電路的第一輸出端輸出正向信號x2；第二反相積分器u5的輸出端x2經由第十三電阻r13連接第二反相器u6的反相輸入端，第二反相器u6的同相輸入端接地；第十四電阻r14的兩端分別連接第二反相器u6的反相輸入端和反相輸出端，第二反相器u6的輸出端作為第二通道電路的第二輸出端輸出反向信號-x2；
9.所述第三通道電路包括第十五電阻r15的輸入端連接第二通道電路的第一輸出端x2，第十五電阻r15的另一端連接第三運算放大器u7的反相輸入端；第三運算放大器u7的同相輸入端接地；第十六電阻r16的兩端分別連接第三運算放大器u7的反相輸入端和輸出端；第三運算放大器u7的輸出端經由第十七電阻r17連接第三反相積分器u8的反相輸入端，第三反相積分器u8的同相輸入端接地；第三反相積分器u8的反相輸入端和反相輸出端分別連接分數階電路單元三的兩端，第三反相積分器u8的輸出端作為第三通道電路的第一輸出端輸出正向信號x3；第三反相積分器u8的輸出端x3經由第十八電阻r18連接第三反相器u8的反相輸入端，第三反相器u8的同相輸入端接地；第十九電阻r19的兩端分別連接第三反相器u9的反相輸入端和反相輸出端，第三反相器u9的輸出端作為第三通道電路的第二輸出端輸出反向信號-x3；
10.所述第四通道電路包括第二十電阻r20的輸入端連接第一通道電路的第二輸出端-x1，第二十電阻r20的另一端連接第四運算放大器u10的反相輸入端；第二十一電阻r21的輸入端連接第四通道電路的第二輸出端-x4；第二十一電阻r21的另一端連接第四運算放大器u10的反相輸入端；第四運算放大器u10的同相輸入端接地；第二十二電阻r22的兩端分別連接第四運算放大器u10的反相輸入端和輸出端；第四運算放大器u10的輸出端經由第二十三電阻r23連接第四反相積分器u11的反相輸入端，第四反相積分器u11的同相輸入端接地；第四反相積分器u11的反相輸入端和反相輸出端分別連接分數階電路單元四的兩端，第四反相積分器u11的輸出端作為第四通道電路的第一輸出端輸出正向信號x4；第四反相積分器u11的輸出端x4經由第二十四電阻r24連接第四反相器u12的反相輸入端，第四反相器u12的同相輸入端接地；第二十五電阻r25的兩端分別連接第四反相器u12的反相輸入端和
反相輸出端，第四反相器u12的輸出端作為第四通道電路的第二輸出端輸出反向信號-x4；
11.所述的分數階電路單元一包括依次串聯的電阻rc1、第電阻rc2和電阻rc3，且電阻rc1上并聯電容c1、電阻rc2上并聯電容c2、電阻rc3上并聯電容c3；分數階電路單元二包括依次串聯的電阻rc4、第電阻rc5和電阻rc6，且電阻rc4上并聯電容c4、電阻rc5上并聯電容c5、電阻rc6上并聯電容c6；分數階電路單元三包括依次串聯的電阻rc7、第電阻rc8和電阻rc9，且電阻rc7上并聯電容c7、電阻rc8上并聯電容c8、電阻rc9上并聯電容c9；分數階電路單元四包括依次串聯的電阻rc10、第電阻rc11和電阻rc12，且電阻rc9上并聯電容c9、電阻rc10上并聯電容c10、電阻rc11上并聯電容c11。
12.所述分數階電路單元采用分數階鏈式電路且分數階階次分別取0.90。
13.所述的第六電阻r6、第七電阻r7、第八電阻r8、第九電阻r9、第十電阻r10、第十一電阻r11、第十三電阻r13、第十四電阻r14、第十八電阻r18、第十九電阻r19、第二十四電阻r24、第二十五電阻r25阻值滿足r7/r6＝r11/r8＝r11/r9＝r11/r10＝r14/r13＝r19/r18＝r25/r24＝1；第零電阻r0、第四電阻r4阻值滿足r4＝r0＝3.3k；第一電阻r1、第四電阻r4阻值滿足r4＝r1＝12k；第二電阻r2、第四電阻r4阻值滿足r4＝r2＝12k；第四電阻r4、第三電阻r3阻值滿足r4＝r3＝2k；第十六電阻r16、第十五電阻r15阻值滿足r16＝r15＝32k；第二十電阻r20、第二十二電阻r22阻值滿足r22＝r20＝37k；第二十一電阻r21、第二十二電阻r22阻值滿足r22＝r21＝11k；第五電阻r5、第十二電阻r12、第十七電阻r17、第二十三電阻r23電阻值固定為r5＝r12＝r17＝r23＝1k。
14.所述第一運算放大器u1、第一反積分器u2、第一反相器u3、第二運算放大器u4、第二反積分器u5、第二反相器u6、第三運算放大器u7、第三反積分器u8、第三反相器u9、第四運算放大器u10、第四反積分器u11、第四反相器u12均采用型號為lm741；第一乘法器a1、第二乘法器a2采用型號為ad633。
15.所述分數階電路單元一采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc1＝62.84mω、rc2＝250kω、rc3＝2.5kω；電容的取值分別是c1＝1.232μf、c2＝1.84μf、c3＝1.1μf。
16.所述分數階電路單元二采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc4＝62.84mω、rc5＝250kω、rc6＝2.5kω；電容的取值分別是c4＝1.232μf、c5＝1.84μf、c6＝1.1μf。
17.所述分數階電路單元三采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc7＝62.84mω、rc8＝250kω、rc9＝2.5kω；電容的取值分別是c7＝1.232μf、c8＝1.84μf、c9＝1.1μf。
18.所述分數階電路單元四采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc10＝62.84mω、rc11＝250kω、rc12＝2.5kω；電容的取值分別是c10＝1.232μf、c11＝1.84μf、c12＝1.1μf。
19.所述分數階憶阻系統反饋控制電路的數學模型如下：
[0020][0021]
式(1)中k1為控制電路常數，x1，x2，x3，x4為狀態變量。
[0022]
與現有技術相比，本發明具有以下有益效果及優點:
[0023]
1.通過將反饋控制電路引入到分數階憶阻混沌系統中建立一種分數階憶阻系統反饋控制電路，根據反饋控制電路處開關s1進行調節電路系統參數，能夠在有效的時間內實現同步與控制。
[0024]
2.本發明的分數階憶阻系統反饋控制電路，包括第一至第四通道電路，并且在每一個通道電路中都是由三部分組成，包括運算放大器環節、積分器環節和反相器，而只有在第一通道電路中引入反饋控制器；根據調節電路中開關s1實現系統的同步控制，當在t＝30s時按下開關s1鍵系統可以實現系統的同步控制；通過改變電路中的開關s1鍵，能夠掌握分數階憶阻混沌系統的同步控制的收斂時間，能夠為穩定激光以提高其能量，增強激光器的功率，將紊動流體層流化，控制化學反應中的混沌振蕩。
附圖說明
[0025]
圖1是本發明分數階憶阻系統反饋控制電路原理圖。
[0026]
圖2是本發明分數階憶阻系統x
1-x3平面混沌吸引子相圖。
[0027]
圖3是本發明分數階憶阻系統狀態x1的時域波形圖。
[0028]
圖4是本發明分數階憶阻系統狀態x2的時域波形圖。
[0029]
圖5是本發明分數階憶阻系統狀態x3的時域波形圖。
[0030]
圖6是本發明分數階憶阻系統狀態x4的時域波形圖。
具體實施方式
[0031]
下面結合附圖對本發明做詳細描述。
[0032]
如圖1所示，一種分數階憶阻系統反饋控制電路，包括第一通道電路、第二通道電路、第三通道電路和第四通道電路，所述第一通道電路包括第零電阻r0的輸入端連接第一通道電路的第二輸出端-x1，第零電阻r0的另一端連接開關s1之后連接第一運算放大器u1的反相輸入端；第一電阻r1的輸入端連接第一通道電路的第一輸出端x1，第一電阻r1的另一端連接第一運算放大器u1的反相輸入端；第二電阻r2的輸入端連接第二通道電路的第一輸出端x2；第二電阻r2的另一端連接第一運算放大器u1的反相輸入端；第二乘法器a2的兩個輸入端都連接第四通道的第一輸出端x4，第二乘法器a2的輸出端連接第一乘法器a1的一路輸入端；第一乘法器a1的輸入端分別連接第一通道電路第二輸出端-x1和第二乘法器a2
的輸出端，第一乘法器a1的輸出端經第三電阻r3連接第一運算放大器u1的反相輸入端，第一運算放大器u1的同相輸入端接地；第四電阻r4的兩端分別連接第一運算放大器u1的反相輸入端和輸出端；第一運算放大器u1的輸出端經由第五電阻r5連接第一反相積分器u2的反相輸入端，第一反相積分器u2的同相輸入端接地；第一反相積分器u2的反相輸入端和反相輸出端分別連接分數階電路單元一的兩端，第一反相積分器u2的輸出端作為第二通道電路的第一輸出端輸出正向信號x1；第一反相積分器u2的輸出端x1經由第六電阻r6連接第一反相器u3的反相輸入端，第一反相器u3的同相輸入端接地；第七電阻r7的兩端分別連接第一反相器u3的反相輸入端和反相輸出端，第一反相器u3的輸出端作為第一通道電路的第二輸出端輸出反向信號-x1；
[0033]
所述第二通道電路包括第八電阻r8的輸入端連接第一通道電路的第一輸出端x1，第八電阻r8的另一端連接第二運算放大器u4的反相輸入端；第九電阻r9的輸入端連接第二通道電路的第二輸出端-x2；第九電阻r9的另一端連接第二運算放大器u4的反相輸入端；第十電阻r10的輸入端連接第三通道電路的第二輸出端-x3；第十電阻r10的另一端連接第二運算放大器u4的反相輸入端；第二運算放大器u4的同相輸入端接地；第十一電阻r11的兩端分別連接第二運算放大器u4的反相輸入端和輸出端；第二運算放大器u4的輸出端經由第十二電阻r12連接第二反相積分器u5的反相輸入端，第二反相積分器u5的同相輸入端接地；第二反相積分器u5的反相輸入端和反相輸出端分別連接分數階電路單元二的兩端，第二反相積分器u5的輸出端作為第二通道電路的第一輸出端輸出正向信號x2；第二反相積分器u5的輸出端x2經由第十三電阻r13連接第二反相器u6的反相輸入端，第二反相器u6的同相輸入端接地；第十四電阻r14的兩端分別連接第二反相器u6的反相輸入端和反相輸出端，第二反相器u6的輸出端作為第二通道電路的第二輸出端輸出反向信號-x2；
[0034]
所述第三通道電路包括第十五電阻r15的輸入端連接第二通道電路的第一輸出端x2，第十五電阻r15的另一端連接第三運算放大器u7的反相輸入端；第三運算放大器u7的同相輸入端接地；第十六電阻r16的兩端分別連接第三運算放大器u7的反相輸入端和輸出端；第三運算放大器u7的輸出端經由第十七電阻r17連接第三反相積分器u8的反相輸入端，第三反相積分器u8的同相輸入端接地；第三反相積分器u8的反相輸入端和反相輸出端分別連接分數階電路單元三的兩端，第三反相積分器u8的輸出端作為第三通道電路的第一輸出端輸出正向信號x3；第三反相積分器u8的輸出端x3經由第十八電阻r18連接第三反相器u8的反相輸入端，第三反相器u8的同相輸入端接地；第十九電阻r19的兩端分別連接第三反相器u9的反相輸入端和反相輸出端，第三反相器u9的輸出端作為第三通道電路的第二輸出端輸出反向信號-x3；
[0035]
所述第四通道電路包括第二十電阻r20的輸入端連接第一通道電路的第二輸出端-x1，第二十電阻r20的另一端連接第四運算放大器u10的反相輸入端；第二十一電阻r21的輸入端連接第四通道電路的第二輸出端-x4；第二十一電阻r21的另一端連接第四運算放大器u10的反相輸入端；第四運算放大器u10的同相輸入端接地；第二十二電阻r22的兩端分別連接第四運算放大器u10的反相輸入端和輸出端；第四運算放大器u10的輸出端經由第二十三電阻r23連接第四反相積分器u11的反相輸入端，第四反相積分器u11的同相輸入端接地；第四反相積分器u11的反相輸入端和反相輸出端分別連接分數階電路單元四的兩端，第四反相積分器u11的輸出端作為第四通道電路的第一輸出端輸出正向信號x4；第四反相積
分器u11的輸出端x4經由第二十四電阻r24連接第四反相器u12的反相輸入端，第四反相器u12的同相輸入端接地；第二十五電阻r25的兩端分別連接第四反相器u12的反相輸入端和反相輸出端，第四反相器u12的輸出端作為第四通道電路的第二輸出端輸出反向信號-x4。
[0036]
所述分數階電路單元一包括依次串聯的電阻rc1、第電阻rc2和電阻rc3，且電阻rc1上并聯電容c1、電阻rc2上并聯電容c2、電阻rc3上并聯電容c3；分數階電路單元二包括依次串聯的電阻rc4、第電阻rc5和電阻rc6，且電阻rc4上并聯電容c4、電阻rc5上并聯電容c5、電阻rc6上并聯電容c6；分數階電路單元三包括依次串聯的電阻rc7、第電阻rc8和電阻rc9，且電阻rc7上并聯電容c7、電阻rc8上并聯電容c8、電阻rc9上并聯電容c9；分數階電路單元四包括依次串聯的電阻rc10、第電阻rc11和電阻rc12，且電阻rc9上并聯電容c9、電阻rc10上并聯電容c10、電阻rc11上并聯電容c11。
[0037]
所述分數階電路單元采用分數階鏈式電路且分數階階次分別取0.90。
[0038]
所述第六電阻r6、第七電阻r7、第八電阻r8、第九電阻r9、第十電阻r10、第十一電阻r11、第十三電阻r13、第十四電阻r14、第十八電阻r18、第十九電阻r19、第二十四電阻r24、第二十五電阻r25阻值滿足r7/r6＝r11/r8＝r11/r9＝r11/r10＝r14/r13＝r19/r18＝r25/r24＝1；第零電阻r0、第四電阻r4阻值滿足r4＝r0＝3.3k；第一電阻r1、第四電阻r4阻值滿足r4＝r1＝12k；第二電阻r2、第四電阻r4阻值滿足r4＝r2＝12k；第四電阻r4、第三電阻r3阻值滿足r4＝r3＝2k；第十六電阻r16、第十五電阻r15阻值滿足r16＝r15＝32k；第二十電阻r20、第二十二電阻r22阻值滿足r22＝r20＝37k；第二十一電阻r21、第二十二電阻r22阻值滿足r22＝r21＝11k；第五電阻r5、第十二電阻r12、第十七電阻r17、第二十三電阻r23電阻值固定為r5＝r12＝r17＝r23＝1k。
[0039]
所述第一運算放大器u1、第一反積分器u2、第一反相器u3、第二運算放大器u4、第二反積分器u5、第二反相器u6、第三運算放大器u7、第三反積分器u8、第三反相器u9、第四運算放大器u10、第四反積分器u11、第四反相器u12均采用型號為lm741；第一乘法器a1、第二乘法器a2采用型號為ad633。
[0040]
所述分數階電路單元一采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc1＝62.84mω、rc2＝250kω、rc3＝2.5kω；電容的取值分別是c1＝1.232μf、c2＝1.84μf、c3＝1.1μf。
[0041]
所述分數階電路單元二采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc4＝62.84mω、rc5＝250kω、rc6＝2.5kω；電容的取值分別是c4＝1.232μf、c5＝1.84μf、c6＝1.1μf。
[0042]
所述分數階電路單元三采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc7＝62.84mω、rc8＝250kω、rc9＝2.5kω；電容的取值分別是c7＝1.232μf、c8＝1.84μf、c9＝1.1μf。
[0043]
所述分數階電路單元四采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc10＝62.84mω、rc11＝250kω、rc12＝2.5kω；電容的取值分別是c10＝1.232μf、c11＝1.84μf、c12＝1.1μf。
[0044]
所述分數階憶阻系統反饋控制電路的數學模型如下：
[0045][0046]
式(1)中k1為控制電路常數，x1，x2，x3，x4為狀態變量。
[0047]
本發明所涉及的仿真控制電路由第一通道電路、第二通道電路、第三通道電路和第四通道電路組成，第一通道電路、第二通道電路、第三通道電路和第四通道電路分別實現上述數學模型中第一、第二、第三﹑第四函數；第一通道電路中分數階第一反相積分器u2輸出第一通道電路正向信號x1，第一反相器u3輸出第一通道反向信號-x1；第二通道電路中分數階第二反相積分器u5輸出第二通道正向信號x2，第二反相器u6輸出第二通道電路反向信號-x2；第三通道電路中分數階第三反相積分器u8輸出第三通道電路正向信號x3，第三反相器u9輸出第三通道電路反向信號-x3；第四通道電路中分數階第四反相積分器u11輸出第四通道電路正向信號x4，第四反相器u12輸出第四通道電路反向信號-x4；以及絕對值模塊第五運算放大器器u14輸出第四通道電路信號|x4|；電阻電容均為標準元件，vcc均為15v，vee均為-15v。本發明根據反饋控制電路處開關s1進行調節電路系統參數，能夠在有效的時間內實現同步與控制。
[0048]
圖2表現出分數階憶阻混沌系統所具有的復雜混沌吸引子，說明本發明的分數階憶阻混沌系統具有豐富的動力學行為。圖3-圖6分別為本發明的四維分數階憶阻混沌系統的四個狀態x1，x2，x3，x4的時域波形圖，說明了本發明的分數階憶阻混沌系統在t＝30s時候控制器起到作用系統同步誤差精準收斂到零。
[0049]
以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡屬于本發明思路下的技術方案均屬于本發明的保護范圍。應當指出，本領域普通工程技術人員對本發明的技術方案做出的各種變形和改進均應落入本發明的權利要求書確定的保護范圍。
技術特征：
1.一種分數階憶阻系統反饋控制電路，包括第一通道電路、第二通道電路、第三通道電路和第四通道電路；其特征在于：所述第一通道電路包括第零電阻r0的輸入端連接第一通道電路的第二輸出端-x1，第零電阻r0的另一端連接開關s1之后連接第一運算放大器u1的反相輸入端；第一電阻r1的輸入端連接第一通道電路的第一輸出端x1，第一電阻r1的另一端連接第一運算放大器u1的反相輸入端；第二電阻r2的輸入端連接第二通道電路的第一輸出端x2；第二電阻r2的另一端連接第一運算放大器u1的反相輸入端；第二乘法器a2的兩個輸入端都連接第四通道的第一輸出端x4，第二乘法器a2的輸出端連接第一乘法器a1的一路輸入端；第一乘法器a1的輸入端分別連接第一通道電路第二輸出端-x1和第二乘法器a2的輸出端，第一乘法器a1的輸出端經第三電阻r3連接第一運算放大器u1的反相輸入端，第一運算放大器u1的同相輸入端接地；第四電阻r4的兩端分別連接第一運算放大器u1的反相輸入端和輸出端；第一運算放大器u1的輸出端經由第五電阻r5連接第一反相積分器u2的反相輸入端，第一反相積分器u2的同相輸入端接地；第一反相積分器u2的反相輸入端和反相輸出端分別連接分數階電路單元一的兩端，第一反相積分器u2的輸出端作為第二通道電路的第一輸出端輸出正向信號x1；第一反相積分器u2的輸出端x1經由第六電阻r6連接第一反相器u3的反相輸入端，第一反相器u3的同相輸入端接地；第七電阻r7的兩端分別連接第一反相器u3的反相輸入端和反相輸出端，第一反相器u3的輸出端作為第一通道電路的第二輸出端輸出反向信號-x1；所述第二通道電路包括第八電阻r8的輸入端連接第一通道電路的第一輸出端x1，第八電阻r8的另一端連接第二運算放大器u4的反相輸入端；第九電阻r9的輸入端連接第二通道電路的第二輸出端-x2；第九電阻r9的另一端連接第二運算放大器u4的反相輸入端；第十電阻r10的輸入端連接第三通道電路的第二輸出端-x3；第十電阻r10的另一端連接第二運算放大器u4的反相輸入端；第二運算放大器u4的同相輸入端接地；第十一電阻r11的兩端分別連接第二運算放大器u4的反相輸入端和輸出端；第二運算放大器u4的輸出端經由第十二電阻r12連接第二反相積分器u5的反相輸入端，第二反相積分器u5的同相輸入端接地；第二反相積分器u5的反相輸入端和反相輸出端分別連接分數階電路單元二的兩端，第二反相積分器u5的輸出端作為第二通道電路的第一輸出端輸出正向信號x2；第二反相積分器u5的輸出端x2經由第十三電阻r13連接第二反相器u6的反相輸入端，第二反相器u6的同相輸入端接地；第十四電阻r14的兩端分別連接第二反相器u6的反相輸入端和反相輸出端，第二反相器u6的輸出端作為第二通道電路的第二輸出端輸出反向信號-x2；所述第三通道電路包括第十五電阻r15的輸入端連接第二通道電路的第一輸出端x2，第十五電阻r15的另一端連接第三運算放大器u7的反相輸入端；第三運算放大器u7的同相輸入端接地；第十六電阻r16的兩端分別連接第三運算放大器u7的反相輸入端和輸出端；第三運算放大器u7的輸出端經由第十七電阻r17連接第三反相積分器u8的反相輸入端，第三反相積分器u8的同相輸入端接地；第三反相積分器u8的反相輸入端和反相輸出端分別連接分數階電路單元三的兩端，第三反相積分器u8的輸出端作為第三通道電路的第一輸出端輸出正向信號x3；第三反相積分器u8的輸出端x3經由第十八電阻r18連接第三反相器u8的反相輸入端，第三反相器u8的同相輸入端接地；第十九電阻r19的兩端分別連接第三反相器u9的反相輸入端和反相輸出端，第三反相器u9的輸出端作為第三通道電路的第二輸出端輸出反向信號-x3；
所述第四通道電路包括第二十電阻r20的輸入端連接第一通道電路的第二輸出端-x1，第二十電阻r20的另一端連接第四運算放大器u10的反相輸入端；第二十一電阻r21的輸入端連接第四通道電路的第二輸出端-x4；第二十一電阻r21的另一端連接第四運算放大器u10的反相輸入端；第四運算放大器u10的同相輸入端接地；第二十二電阻r22的兩端分別連接第四運算放大器u10的反相輸入端和輸出端；第四運算放大器u10的輸出端經由第二十三電阻r23連接第四反相積分器u11的反相輸入端，第四反相積分器u11的同相輸入端接地；第四反相積分器u11的反相輸入端和反相輸出端分別連接分數階電路單元四的兩端，第四反相積分器u11的輸出端作為第四通道電路的第一輸出端輸出正向信號x4；第四反相積分器u11的輸出端x4經由第二十四電阻r24連接第四反相器u12的反相輸入端，第四反相器u12的同相輸入端接地；第二十五電阻r25的兩端分別連接第四反相器u12的反相輸入端和反相輸出端，第四反相器u12的輸出端作為第四通道電路的第二輸出端輸出反向信號-x4。2.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述的分數階電路單元一包括依次串聯的電阻rc1、第電阻rc2和電阻rc3，且電阻rc1上并聯電容c1、電阻rc2上并聯電容c2、電阻rc3上并聯電容c3；分數階電路單元二包括依次串聯的電阻rc4、第電阻rc5和電阻rc6，且電阻rc4上并聯電容c4、電阻rc5上并聯電容c5、電阻rc6上并聯電容c6；分數階電路單元三包括依次串聯的電阻rc7、第電阻rc8和電阻rc9，且電阻rc7上并聯電容c7、電阻rc8上并聯電容c8、電阻rc9上并聯電容c9；分數階電路單元四包括依次串聯的電阻rc10、第電阻rc11和電阻rc12，且電阻rc9上并聯電容c9、電阻rc10上并聯電容c10、電阻rc11上并聯電容c11。3.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述分數階電路單元采用分數階鏈式電路且分數階階次分別取0.90。4.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述的第六電阻r6、第七電阻r7、第八電阻r8、第九電阻r9、第十電阻r10、第十一電阻r11、第十三電阻r13、第十四電阻r14、第十八電阻r18、第十九電阻r19、第二十四電阻r24、第二十五電阻r25阻值滿足r7/r6＝r11/r8＝r11/r9＝r11/r10＝r14/r13＝r19/r18＝r25/r24＝1；第零電阻r0、第四電阻r4阻值滿足r4＝r0＝3.3k；第一電阻r1、第四電阻r4阻值滿足r4＝r1＝12k；第二電阻r2、第四電阻r4阻值滿足r4＝r2＝12k；第四電阻r4、第三電阻r3阻值滿足r4＝r3＝2k；第十六電阻r16、第十五電阻r15阻值滿足r16＝r15＝32k；第二十電阻r20、第二十二電阻r22阻值滿足r22＝r20＝37k；第二十一電阻r21、第二十二電阻r22阻值滿足r22＝r21＝11k；第五電阻r5、第十二電阻r12、第十七電阻r17、第二十三電阻r23電阻值固定為r5＝r12＝r17＝r23＝1k。5.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述第一運算放大器u1、第一反積分器u2、第一反相器u3、第二運算放大器u4、第二反積分器u5、第二反相器u6、第三運算放大器u7、第三反積分器u8、第三反相器u9、第四運算放大器u10、第四反積分器u11、第四反相器u12均采用型號為lm741；第一乘法器a1、第二乘法器a2采用型號為ad633。6.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述分數階電路單元一采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc1＝62.84mω、rc2＝250kω、rc3＝2.5kω；電容的取值分別是c1＝1.232μf、c2＝1.84μf、c3＝
1.1μf。7.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述分數階電路單元二采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc4＝62.84mω、rc5＝250kω、rc6＝2.5kω；電容的取值分別是c4＝1.232μf、c5＝1.84μf、c6＝1.1μf。8.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述分數階電路單元三在用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc7＝62.84mω、rc8＝250kω、rc9＝2.5kω；電容的取值分別是c7＝1.232μf、c8＝1.84μf、c9＝1.1μf。9.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述分數階電路單元四采用鏈式單元電路，通過固定電阻、電容并聯，并且電阻的取值分別是rc10＝62.84mω、rc11＝250kω、rc12＝2.5kω；電容的取值分別是c10＝1.232μf、c11＝1.84μf、c12＝1.1μf。10.根據權利要求1所述的一種分數階憶阻系統反饋控制電路，其特征在于：所述分數階憶阻系統反饋控制電路的數學模型如下：式(1)中k1為電路控制常數，x1，x2，x3，x4為狀態變量。
技術總結
一種分數階憶阻系統反饋控制電路，包括第一至第四通道電路，并且在每一個通道電路中都是由三部分組成，包括運算放大器環節、積分器環節和反相器，而只有在第一通道電路中引入反饋控制器；根據調節電路中開關S1實現系統的同步控制，當在t＝30s時按下開關S1鍵系統可以實現系統的同步控制；通過改變電路中的開關S1鍵，能夠掌握分數階憶阻混沌系統的同步控制的收斂時間，能夠為穩定激光以提高其能量，增強激光器的功率，將紊動流體層流化，控制化學反應中的混沌振蕩。應中的混沌振蕩。應中的混沌振蕩。
