一種直接小數分頻電路及方法與流程
1.本發明涉及集成電路技術領域，特別涉及一種直接小數分頻電路及方法。
背景技術：
2.在高精度時鐘產生電路中為了能夠產生連續變化的高頻時鐘，需要采用小數分頻器實現高速信號的分頻，這樣可以實現高頻時鐘的跳頻步長和參考時鐘之間的解耦。如果采用整數分頻的話，需要選擇非常小的參考時鐘頻率，以及非常大的分頻系數，這會使得pll（fractional-n pll，小數分頻鎖相環）環路的帶寬變得很小，不利于pll的高頻噪聲抑制以及頻率的動態建立。
3.傳統的基于dsm（delta-sigma modulator，誤差求和調制器）的小數分頻技術，采用切換分頻比的整數分頻器的整數分頻器來實現，在若干個分頻周期中采取某種方法使某幾個周期多計或少計1個數，即通過吞脈沖或插入脈沖的方法，從而獲得平均意義上的小數分頻效果。這種方法獲得的分頻后的時鐘頻率雖然在平均意義上是小數分頻后的頻率，但是具體到每一個時鐘周期，卻不是小數分頻后的時鐘周期，分頻后的時鐘頻率會在兩個固定的分頻頻率除n/除n+1之間來回跳轉，在跳轉的瞬間會引入較大的小數毛刺（fractional spur）。高階的delta-sigma小數分頻器產生更大的高頻spur或者抖動（jitter），這些抖動都強烈依賴于pll的帶寬來進行一定程度的抑制，不能獨立使用，并且殘留的抖動是限制小數pll（fractional-n pll，小數分頻鎖相環）性能的關鍵。
4.因此目前需要一種直接小數分頻電路，避免小數分頻過程中引入高頻小數毛刺或抖動，實現減少小數分頻過程中產生的量化噪聲的效果。
技術實現要素：
5.為解決小數分頻過程中引入高頻小數毛刺或抖動限制小數分頻鎖相環性能的技術問題，本發明提供一種直接小數分頻電路及方法，具體的技術方案如下：本發明提供一種直接小數分頻電路，包括：整數分頻模塊，用于接收第一時鐘信號、待分頻值的整數參數以及待分頻值的小數參數對應的進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，與所述整數分頻模塊的輸出端連接，用于接收所述整數分頻模塊的輸出端輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號，以及外部輸入的第二時鐘信號和pi控制信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據所述pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
6.在一些實施方式中，所述pi時鐘模塊包括：多相時鐘產生單元，與所述整數分頻模塊的輸出端連接，用于接收所述整數分頻
模塊的輸出端輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號，以及外部輸入的所述第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，生成多路低速時鐘信號作為所述采樣結果；所述第二時鐘信號為多相位高速時鐘信號；所述多路低速時鐘信號中包括所述第二時鐘信號的相位信息；相位插值單元，與所述多相時鐘產生單元的輸出端連接，用于接收所述多相時鐘產生單元的輸出端輸入的所述多路低速時鐘信號，以及外部輸入所述pi控制信號，根據所述pi控制信號對所述多路低速時鐘信號進行相位插值，生成并輸出相位插值后得到的所述輸出時鐘信號。
7.在一些實施方式中，所述多相時鐘產生單元和所述相位插值單元之間還設置有或非門；所述或非門并對所述多路低速時鐘信號中任意一路信號和所述第二低頻時鐘信號進行邏輯運算后，經過反相器向所述相位插值單元輸出運算結果。
8.在一些實施方式中，所述多相時鐘產生單元包括：第一d相觸發器支路和第二d相觸發器支路，兩個所述d相觸發器支路的初始d相觸發器相同，且兩個所述d相觸發器支路上分別設置有若干d相觸發器；所述第一d相觸發器支路接收所述第一低頻時鐘信號，并根據所述第二時鐘信號對所述第一低頻時鐘信號進行采樣，生成若干第一低速時鐘信號；所述第二d相觸發器支路接收所述第二低頻時鐘信號，并根據所述第二時鐘信號對所述第二低頻時鐘信號進行采樣，生成若干第二低速時鐘信號；若干所述第一低速時鐘信號和所述第二低速時鐘信號組成所述多路低速時鐘信號。
9.在一些實施方式中，所述相位插值單元包括：若干相位插值區塊，若干所述相位插值區塊之間并聯連接于高電平和低電平之間；所述高電平和所述低電平之間還連接有輸入所述相位插值單元運算結果的控制開關，所述控制開關與若干所述相位插值區塊串聯；每個所述相位插值區塊均包括若干相位插值支路，每條所述相位插值支路上設置有串聯的第一開關和第二開關，若干所述第一開關分別接入對應的所述pi控制信號，若干所述第二開關分別接入對應的所述多路低速時鐘信號；若干所述相位插值支路根據所述pi控制信號和所述多路低速時鐘信號，控制所述第一開關和所述第二開關的通斷，改變所述多相時鐘產生單元運算結果經過所述相位插值單元的輸出電平。
10.在一些實施方式中，所述第二時鐘信號為n相多相位高速時鐘信號；所述多路低速時鐘信號為多路n+1相低速時鐘信號。
11.在一些實施方式中，根據本發明的另一方面，本發明還提供一種直接小數分頻電路，包括：dsm調制器，用于接收待分頻值的小數參數，并根據所述待分頻值的小數參數生成相應的進位信號以及pi控制信號；
整數分頻模塊，與所述dsm調制器的輸出端連接，用于接收第一時鐘信號、待分頻值的整數參數以及所述進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，分別與所述整數分頻模塊的輸出端和所述dsm調制器的輸出端連接，用于接收所述整數分頻模塊輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號、所述dsm調制器輸入的所述pi控制信號，以及外部輸入的第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據所述pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
12.在一些實施方式中，根據本發明的另一方面，本發明還提供一種直接小數分頻電路，包括：譯碼器，用于接收外部輸入的pi控制信號，生成并輸出若干pi選擇信號；整數分頻模塊，用于接收第一時鐘信號、所述待分頻值的整數參數以及待分頻值的小數參數對應的進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，分別與所述整數分頻模塊的輸出端和所述譯碼器的輸出端連接，用于接收所述整數分頻模塊輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號、所述譯碼器輸入的若干所述pi選擇信號，以及外部輸入第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據若干所述pi選擇信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
13.在一些實施方式中，根據本發明的另一方面，本發明還提供一種直接小數分頻電路，包括：dsm調制器，用于接收待分頻值的小數參數，并根據所述待分頻值的小數參數生成相應的進位信號以及pi控制信號；譯碼器，與所述dsm調制器的輸出端連接，用于接收所述dsm調制器的輸出端輸入的所述pi控制信號，生成并輸出若干pi選擇信號；整數分頻模塊，與所述dsm調制器的輸出端連接，用于接收第一時鐘信號、所述待分頻值的整數參數以及所述dsm調制器的輸出端輸入的所述進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，分別與所述整數分頻模塊的輸出端和所述譯碼器的輸出端連接，用于接收所述整數分頻模塊輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號、所述譯碼器輸入的若干所述pi選擇信號，以及外部輸入第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據若干所述pi選擇信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
14.在一些實施方式中，根據本發明的另一方面，本發明還提供小數分頻方法，包括步驟：接收第一時鐘信號、待分頻值的整數參數以及待分頻值的小數參數對應的進位信
號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；接收第二時鐘信號和pi控制信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據所述pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
15.本發明提供的直接小數分頻電路及方法的技術效果如下：依次根據接收到的第一時鐘信號對待分頻信號執行除法分頻操作，根據接收到的第二時鐘信號對分頻結果執行采樣操作，根據接收到的pi控制信號對采樣結果進行相位插值，在分頻過程中將高速時鐘的相位信息調制到低速時鐘作為pi的輸入信號，有效降低pi設計復雜度，同時避免了傳統小數分頻器在頻率跳變時的小數毛刺和擾動等噪聲對小數分頻鎖相環性能的影響。
附圖說明
16.為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域的普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
17.圖1為本發明一種直接小數分頻電路的示意圖；圖2為本發明一種直接小數分頻電路中pi時鐘模塊的示意圖；圖3為本發明一種直接小數分頻電路中pi時鐘模塊的另一個示意圖；圖4為本發明一種直接小數分頻電路中多相時鐘產生單元的示意圖；圖5為本發明一種直接小數分頻電路中相位插值單元的示意圖；圖6為本發明一種直接小數分頻電路中相位插值區塊pi_cell的示意圖；圖7為本發明一種直接小數分頻電路的一個示意圖；圖8為本發明一種直接小數分頻電路的另一個示意圖；圖9為本發明一種直接小數分頻電路的又一個示意圖；圖10為本發明一種直接小數分頻方法的流程圖。
18.圖中標號：整數分頻模塊-100、pi時鐘模塊-200、多相時鐘產生單元-210、第一d相觸發器支路-211、第二d相觸發器支路-212、相位插值單元-220、dsm調制器-300和譯碼器-400。
具體實施方式
19.以下描述中，為了說明而不是為了限定，提出了諸如特定系統結構、技術之類的具體細節，以便透徹理解本技術實施例。然而，本領域的技術人員應當清楚，在沒有這些具體細節的其他實施例中也可以實現本技術。在其他情況中，省略對眾所周知的系統、裝置、電路以及方法的詳細說明，以免不必要的細節妨礙本技術的描述。
20.應當理解，當在本說明書和所附權利要求書中使用時，術語“包括”指示所述描述特征、整體、步驟、操作、元素和/或組件的存在，但并不排除一個或多個其他特征、整體、步驟、操作、元素、組件和/或集合的存在或添加。
21.為使圖面簡潔，各圖中只示意性地表示出了與本發明相關的部分，它們并不代表其作為產品的實際結構。另外，以使圖面簡潔便于理解，在有些圖中具有相同結構或功能的部件，僅示意性地繪出了其中的一個，或僅標出了其中的一個。在本文中，“一個”不僅表示“僅此一個”，也可以表示“多于一個”的情形。
22.還應當進一步理解，在本技術說明書和所附權利要求書中使用的術語“和/或”是指相關聯列出的項中的一個或多個的任何組合以及所有可能組合，并且包括這些組合。
23.另外，在本技術的描述中，術語“第一”、“第二”等僅用于區分描述，而不能理解為指示或暗示相對重要性。
24.為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對照附圖說明本發明的具體實施方式。顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖，并獲得其他的實施方式。
25.本發明的一個實施例，如圖1所示，本發明提供一種直接小數分頻電路，包括整數分頻模塊100和pi時鐘模塊200。
26.其中，整數分頻模塊100用于接收第一時鐘信號ckn和ckp、待分頻值的整數參數prop以及待分頻值的小數參數fpac對應的進位信號co，根據進位信號co對第一時鐘信號ckn和ckp的頻率執行相應的除法操作，并輸出執行除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2。
27.具體地，整數分頻模塊100中執行的除法操作包括除以n操作和除以n+1操作。
28.pi時鐘模塊200與整數分頻模塊100的輸出端連接，用于接收整數分頻模塊100的輸出端輸入的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，以及外部輸入的第二時鐘信號ck和pi控制信號pi_code，控制第二時鐘信號ck對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，并根據pi控制信號pi_code對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
29.示例性地，整數分頻模塊100接收到的第一時鐘信號ckn和ckp的相位差為180
°
，當整數分頻模塊100在接收到進位信號co為0時，對第一時鐘信號ckn和ckp執行除以n操作，在接收到進位信號co為1時，對第一時鐘信號ckn和ckp執行除以n+1操作，并輸出除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，整數分頻模塊100將第一低頻時鐘信號divo1和第二低頻時鐘信號divo2輸入至pi時鐘模塊200，pi時鐘模塊200接收到四相位第二時鐘信號ck《1:4》，其中ck《1:4》是和ckp/ckn同頻率的四相位時鐘，相互之間的相位差為90
°
，pi時鐘模塊200控制第二時鐘信號ck《1:4》對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2在經過第二時鐘信號ck《1:4》采樣后產生采樣結果，根據pi控制信號pi_code對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac，上述直接小數分頻電路先執行分頻操作再執行pi采樣插值處理，結構簡單，傳輸延遲低，功耗低，可廣泛應用于高速、低功耗的小數分頻場景。
30.本實施例提供的直接小數分頻電路依次根據接收到的第一時鐘信號對待分頻信號執行除法分頻操作，根據接收到的第二時鐘信號對分頻結果執行采樣操作，根據接收到的pi控制信號對采樣結果進行相位插值，在分頻過程中將高速時鐘的相位信息調制到低速
時鐘作為pi的輸入信號，有效降低pi設計復雜度，同時避免了傳統小數分頻器在頻率跳變時的小數毛刺和擾動等噪聲對小數分頻鎖相環性能的影響。
31.在一個實施例中，如圖2所示，pi時鐘模塊200包括多相時鐘產生單元210和相位插值單元220。
32.其中，多相時鐘產生單元210與整數分頻模塊100的輸出端連接，用于接收整數分頻模塊100的輸出端輸入的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，以及外部輸入的第二時鐘信號ck，控制第二時鐘信號ck對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，生成多路低速時鐘信號ph作為采樣結果。
33.具體地，第二時鐘信號ck為多相位高速時鐘信號，多路低速時鐘信號ph中包括第二時鐘信號ck的相位信息。
34.相位插值單元220與多相時鐘產生單元210的輸出端連接，用于接收多相時鐘產生單元210的輸出端輸入的多路低速時鐘信號ph，以及外部輸入pi控制信號pi_code，根據pi控制信號pi_code對多路低速時鐘信號ph進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
35.示例性地，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2為對第一時鐘信號ckn和ckp執行分頻后得到的低頻時鐘，四相位第二時鐘信號ck《1:4》為高頻時鐘，其頻率與第一時鐘信號ckn和ckp分頻之前的時鐘頻率相同，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2在經過高速第二時鐘信號ck《1:4》采樣后產生低速的相位差的五相時鐘信號ph《1:5》，其頻率不變，但是由相位差引起的延遲與高速第二時鐘信號ck《1:4》之間的延遲一致，從而將高頻時鐘的相差信息調制到低頻時鐘上。根據pi控制信號pi_code對五相時鐘信號ph《1:5》進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
36.在一個實施例中，如圖3、圖5和圖9所示，多相時鐘產生單元210和相位插值單元220之間還設置有或非門，或非門接收并對多路低速時鐘信號ph中任意一路信號和第二低頻時鐘信號divo2進行邏輯運算后得到信號pi_rise，pi_rise經過反相器向相位插值單元220輸出運算結果rise_b。
37.在一個實施例中，如圖4所示，多相時鐘產生單元210包括第一d相觸發器支路211和第二d相觸發器支路212，第一d相觸發器支路211和第二d相觸發器支路212的初始d相觸發器相同，且第一d相觸發器支路211和第二d相觸發器支路212支路上分別設置有若干d相觸發器，第一d相觸發器支路211接收第一低頻時鐘信號divo1，并根據第二時鐘信號ck對第一低頻時鐘信號divo1進行采樣，生成若干第一低速時鐘信號，第二d相觸發器212支路接收第二低頻時鐘信號divo2，并根據第二時鐘信號ck對第二低頻時鐘信號divo2進行采樣，生成若干第二低速時鐘信號，若干第一低速時鐘信號和第二低速時鐘信號組成多路低速時鐘信號ph。
38.示例性地，圖4作為一種多相時鐘產生單元210的示例圖，在圖4中，第一d相觸發器支路211設置有四個d相觸發器，第一低頻時鐘信號divo1輸入第一d相觸發器支路211后，依次經過ck《3》、ck《1》、ck《3》、ck《2》采樣，輸出相應的第一低速時鐘信號，第二低頻時鐘信號divo2輸入第二d相觸發器支路212后，依次經過ck《4》、ck《2》采樣，輸出相應的第二低速時鐘信號，圖4中第一d相觸發器支路211中最左側d相觸發器和第二d相觸發器支路212中最左側d相觸發器為同一d相觸發器。
39.在一個實施例中，如圖5和圖6所示，相位插值單元220包括若干相位插值區塊，若干相位插值區塊之間并聯連接于高電平和低電平之間，高電平和低電平之間還連接有輸入相位插值單元運算結果的控制開關，控制開關與若干相位插值區塊串聯，每個相位插值區塊均包括若干相位插值支路，每條相位插值支路上設置有串聯的第一開關和第二開關，若干第一開關分別接入對應的pi控制信號，若干第二開關分別接入對應的多路低速時鐘信號，若干相位插值支路根據pi控制信號和多路低速時鐘信號，控制第一開關和第二開關的通斷，改變相位多相時鐘產生單元運算結果經過相位插值單元的輸出電平。
40.示例性地，pi控制信號pi_code包括s1《1:64》~s5《1:64》，相位插值單元220中共包括64路相位插值區塊pi_cell，每個相位插值區塊的電路結構相同，當rise_b為低電平時，輸出電壓被充電到高電壓，當rise_b為高電平時，pi控制信號s1《1:64》~s5《1:64》會從五相時鐘信號ph《1:5》中選擇出2個信號作為相位插值信號，例如，選擇ph《1》和ph《2》作為相位插值時鐘信號，然后再選擇ph《1》和ph《2》的放電支路個數。
41.如果ph《1》的放電個數為64，則ph《1》的延遲最短，輸出的下降沿最快到達低電平，如果ph《2》的放電個數為64，則ph《1》的放電個數為0，ph《1》的延遲最長，輸出的下降沿最慢到達低電平，如果ph《1》的放電個數介于0~64之間，則輸出的下降沿介于前兩者之間，從而實現了相位插值的功能。
42.具體地，圖6為相位插值區塊pi_cell的示意圖，圖6中ck《1:5》為輸入的帶有高頻相位信息的低頻時鐘，當選擇兩路時鐘例如ck《1》和ck《2》時，s1和s2會有一個打開，一個關閉，這樣當ck《1》和ck《2》為高電平時，電流會從其中一個支路上放電，從而改變vout的值。
43.在一些實施例中，第二時鐘信號為n相多相位高速時鐘信號，多路低速時鐘信號為多路n+1相低速時鐘信號。
44.在一些實施例中，如圖7所示，根據本發明的另一方面，本發明還提供一種直接小數分頻電路，包括整數分頻模塊100、pi時鐘模塊200和dsm調制器300。
45.其中，dsm調制器300用于接收待分頻值的小數參數，并根據待分頻值的小數參數生成相應的進位信號以及pi控制信號。
46.整數分頻模塊100與dsm調制器300的輸出端連接，用于接收第一時鐘信號ckn和ckp、待分頻值的整數參數prop以及進位信號co，根據進位信號co對第一時鐘信號ckn和ckp執行相應的除法操作，并輸出執行除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2。
47.具體地，整數分頻模塊100中執行的除法操作包括除以n操作和除以n+1操作。
48.pi時鐘模塊200與分別與整數分頻模塊100的輸出端和dsm調制器300的輸出端連接，用于接收整數分頻模塊100的輸出端輸入的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，以及外部輸入的第二時鐘信號ck和pi控制信號pi_code，控制第二時鐘信號ck對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，并根據pi控制信號pi_code對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
49.示例性地，dsm調制器300接收待分頻值的小數參數frac，并根據待分頻值的小數參數frac生成相應的進位信號co以及pi控制信號pi_code，整數分頻模塊100接收到的第一時鐘信號ckn和ckp的相位差為180
°
，當整數分頻模塊100在接收到進位信號co為0時，對第一時鐘信號ckn和ckp執行除以n操作，在接收到進位信號co為1時，對第一時鐘信號ckn和
ckp執行除以n+1操作，并輸出除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，整數分頻模塊100將第一低頻時鐘信號divo1和第二低頻時鐘信號divo2輸入至pi時鐘模塊200，pi時鐘模塊200接收到四相位第二時鐘信號ck《1:4》，其中ck《1:4》是和ckp/ckn為同頻率的四相位時鐘，相互之間的相位差為90
°
，pi時鐘模塊200控制第二時鐘信號ck《1:4》對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2在經過第二時鐘信號ck《1:4》采樣后產生采樣結果，根據pi控制信號pi_code對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac，上述直接小數分頻電路先執行分頻操作再執行pi采樣插值處理，結構簡單，傳輸延遲低，功耗低，可廣泛應用于高速、低功耗的小數分頻場景。
50.在一個實施例中，如圖8所示，根據本發明的另一方面，本發明還提供一種直接小數分頻電路，包括整數分頻模塊、pi時鐘模塊200和譯碼器400。
51.其中，譯碼器400用于接收外部輸入的pi控制信號pi_code，生成并輸出若干pi選擇信號。
52.整數分頻模塊100用于接收第一時鐘信號ckn和ckp、待分頻值的整數參數prop以及待分頻值的小數參數fpac對應的進位信號co，根據進位信號co對第一時鐘信號ckn和ckp執行相應的除法操作，并輸出執行除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2。
53.具體地，整數分頻模塊100中執行的除法操作包括除以n操作和除以n+1操作。
54.pi時鐘模塊200分別與整數分頻模塊100的輸出端和譯碼器400的輸出端連接，用于接收整數分頻模塊100的輸出端輸入的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，以及外部輸入的第二時鐘信號ck，譯碼器400輸入的pi控制信號pi_code，控制第二時鐘信號ck對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，并根據pi控制信號pi_code對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
55.示例性地，整數分頻模塊100接收到的第一時鐘信號ckn和ckp的相位差為180
°
，當整數分頻模塊100在接收到進位信號co為0時，對第一時鐘信號ckn和ckp執行除以n操作，在接收到進位信號co為1時，對第一時鐘信號ckn和ckp執行除以n+1操作，并輸出除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，整數分頻模塊100將第一低頻時鐘信號divo1和第二低頻時鐘信號divo2輸入至pi時鐘模塊200，pi時鐘模塊200接收到四相位第二時鐘信號ck《1:4》，其中ck《1:4》是和ckp/ckn為同頻率的四相位時鐘，相互之間的相位差為90
°
，pi時鐘模塊200控制第二時鐘信號ck《1:4》對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2在經過第二時鐘信號ck《1:4》采樣后產生采樣結果，譯碼器400接收外部輸入的pi控制信號pi_code，生成并輸出pi選擇信號sel1～5《64:1》，根據pi選擇信號sel1～5《64:1》對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac，上述直接小數分頻電路先執行分頻操作再執行pi采樣插值處理，結構簡單，傳輸延遲低，功耗低，可廣泛應用于高速、低功耗的小數分頻場景。
56.在一個實施例中，如圖9所示，根據本發明的另一方面，本發明還提供一種直接小數分頻電路，包括整數分頻模塊100、pi時鐘模塊200、dsm調制器300和譯碼器400。
57.其中，dsm調制器300用于接收待分頻值的小數參數，并根據待分頻值的小數參數生成相應的進位信號以及pi控制信號。
58.譯碼器400用于接收dsm調制器300的輸出端輸入的pi控制信號pi_code，生成并輸出若干pi選擇信號。
59.整數分頻模塊100與dsm調制器300的輸出端連接，用于接收第一時鐘信號ckn和ckp、待分頻值的整數參數prop以及進位信號co，根據進位信號co對第一時鐘信號ckn和ckp執行相應的除法操作，并輸出執行除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2。
60.具體地，整數分頻模塊100中執行的除法操作包括除以n操作和除以n+1操作。
61.pi時鐘模塊200分別與整數分頻模塊100的輸出端和譯碼器400的輸出端連接，用于接收整數分頻模塊100的輸出端輸入的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，以及外部輸入的第二時鐘信號ck，譯碼器400輸入的pi控制信號pi_code，控制第二時鐘信號ck對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，并根據pi控制信號pi_code對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
62.示例性地，dsm調制器300接收待分頻值的小數參數frac，并根據待分頻值的小數參數frac生成相應的進位信號co以及pi控制信號pi_code，整數分頻模塊100接收到的第一時鐘信號ckn和ckp的相位差為180
°
，當整數分頻模塊100在接收到進位信號co為0時，對第一時鐘信號ckn和ckp執行除以n操作，在接收到進位信號co為1時，對第一時鐘信號ckn和ckp執行除以n+1操作，并輸出除法操作得到的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，整數分頻模塊100將第一低頻時鐘信號divo1和第二低頻時鐘信號divo2輸入至pi時鐘模塊200，pi時鐘模塊200接收到四相位第二時鐘信號ck《1:4》，其中ck《1:4》是和ckp/ckn為同頻率的四相位時鐘，相互之間的相位差為90
°
，pi時鐘模塊200控制第二時鐘信號ck《1:4》對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2在經過第二時鐘信號ck《1:4》采樣后產生采樣結果，譯碼器400接收dsm調制器300輸入的pi控制信號pi_code，生成并輸出pi選擇信號sel1～5《64:1》，根據pi選擇信號sel1～5《64:1》對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac，上述直接小數分頻電路先執行分頻操作再執行pi采樣插值處理，結構簡單，傳輸延遲低，功耗低，可廣泛應用于高速、低功耗的小數分頻場景。
63.圖9中pi時鐘模塊200包括多相時鐘產生單元210和相位插值單元220。
64.其中，多相時鐘產生單元210與整數分頻模塊100的輸出端連接，用于接收整數分頻模塊100的輸出端輸入的第一低頻時鐘信號divo1和第二低頻時鐘信號divo2，以及外部輸入的第二時鐘信號ck，控制第二時鐘信號ck對第一低頻時鐘信號divo1和第二低頻時鐘信號divo2執行采樣操作，生成多路低速時鐘信號ph作為采樣結果。
65.具體地，第二時鐘信號ck為多相位高速時鐘信號，多路低速時鐘信號ph中包括第二時鐘信號ck的相位信息。
66.相位插值單元220與多相時鐘產生單元210的輸出端連接，用于接收多相時鐘產生單元210的輸出端輸入的多路低速時鐘信號ph，以及外部輸入pi控制信號pi_code，根據pi控制信號pi_code對多路低速時鐘信號ph進行相位插值，生成并輸出相位插值后得到的輸
出時鐘信號ck_frac。
67.示例性地，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2為對第一時鐘信號ckn和ckp執行分頻后得到的低頻時鐘，四相位第二時鐘信號ck《1:4》為高頻時鐘，其頻率與第一時鐘信號ckn和ckp分頻之前的時鐘頻率相同，第一低頻時鐘信號divo1和第二低頻時鐘信號divo2在經過高速第二時鐘信號ck《1:4》采樣后產生低速的相位差的五相時鐘信號ph《1:5》，其頻率不變，但是由相位差引起的延遲與高速第二時鐘信號ck《1:4》之間的延遲一致，從而將高頻時鐘的相差信息調制到低頻時鐘上。根據pi控制信號pi_code對五相時鐘信號ph《1:5》進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號ck_frac。
68.在一個實施例中，如圖10所示，根據本發明的另一方面，本發明還提供小數分頻方法，包括步驟：s100接收第一時鐘信號、待分頻值的整數參數以及待分頻值的小數參數對應的進位信號，根據進位信號對第一時鐘信號執行相應的除法操作，并輸出執行除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號。
69.s200接收第二時鐘信號和pi控制信號，控制第二時鐘信號對第一低頻時鐘信號和第二低頻時鐘信號執行采樣操作，并根據pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
70.本實施例提供的直接小數分頻方法依次根據接收到的第一時鐘信號對待分頻值執行除法分頻操作，根據接收到的第二時鐘信號對分頻結果執行采樣操作，根據接收到的pi控制信號對采樣結果進行相位插值，在分頻過程中將高速時鐘的相位信息調制到低速時鐘作為pi的輸入信號，有效降低pi設計復雜度，同時避免了傳統小數分頻器在頻率跳變時的小數毛刺和擾動等噪聲對小數分頻鎖相環性能的影響。
71.本技術請求保護的技術方案包括對單端時鐘信號的處理，也包括對差分時鐘信號的處理，附圖中近提供單端信號的示例不構成對本方案的限定，在上述實施例中，對各個實施例的描述都各有側重，某個實施例中沒有詳細描述或記載的部分，可以參見其他實施例的相關描述。
72.本領域普通技術人員可以意識到，結合本文中所公開的實施例描述的各示例的單元及步驟，能夠以電子硬件、或者計算機軟件和電子硬件的結合來實現。這些功能究竟以硬件還是軟件來執行，取決于技術方案的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本技術的范圍。
73.在本技術所提供的實施例中，應該理解到，所揭露的一種直接小數分頻電路及方法，可以通過其他的方式實現。例如，以上所描述的一種直接小數分頻電路及方法實施例僅僅是示意性的，例如，所述模塊或單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如，多個單元或模塊可以結合或者可以集成到另一個系統，或一些特征可以忽略，或不執行。另一點，所顯示或討論的相互之間的通訊連接可以是通過一些接口，裝置或單元的通訊連接或集成電路，可以是電性、機械或其他的形式。
74.所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網絡單元上。可以根據實際的需要選擇其中的部分或者全部單元來實現本實施例方案的目
的。
75.另外，在本技術各個實施例中的各功能單元可能集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現，也可以采用軟件功能單元的形式實現。
76.應當說明的是，以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
技術特征：
1.一種直接小數分頻電路，其特征在于，包括：整數分頻模塊，用于接收第一時鐘信號、待分頻值的整數參數以及所述待分頻值的小數參數對應的進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，與所述整數分頻模塊的輸出端連接，用于接收所述整數分頻模塊的輸出端輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號，以及外部輸入的第二時鐘信號和pi控制信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據所述pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。2.根據權利要求1所述的直接小數分頻電路，其特征在于，所述pi時鐘模塊包括：多相時鐘產生單元，與所述整數分頻模塊的輸出端連接，用于接收所述整數分頻模塊的輸出端輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號，以及外部輸入的所述第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，生成多路低速時鐘信號作為所述采樣結果；所述第二時鐘信號為多相位高速時鐘信號；所述多路低速時鐘信號中包括所述第二時鐘信號的相位信息；相位插值單元，與所述多相時鐘產生單元的輸出端連接，用于接收所述多相時鐘產生單元的輸出端輸入的所述多路低速時鐘信號，以及外部輸入所述pi控制信號，根據所述pi控制信號對所述多路低速時鐘信號進行相位插值，生成并輸出相位插值后得到的所述輸出時鐘信號。3.根據權利要求2所述的直接小數分頻電路，其特征在于，所述多相時鐘產生單元和所述相位插值單元之間還設置有或非門；所述或非門接收并對所述多路低速時鐘信號中任意一路信號和所述第二低頻時鐘信號進行邏輯運算后，經過反相器向所述相位插值單元輸出運算結果。4.根據權利要求3所述的直接小數分頻電路，其特征在于，所述多相時鐘產生單元包括：第一d相觸發器支路和第二d相觸發器支路，兩個所述d相觸發器支路的初始d相觸發器相同，且兩個所述d相觸發器支路上分別設置有若干d相觸發器；所述第一d相觸發器支路接收所述第一低頻時鐘信號，并根據所述第二時鐘信號對所述第一低頻時鐘信號進行采樣，生成若干第一低速時鐘信號；所述第二d相觸發器支路接收所述第二低頻時鐘信號，并根據所述第二時鐘信號對所述第二低頻時鐘信號進行采樣，生成若干第二低速時鐘信號；若干所述第一低速時鐘信號和所述第二低速時鐘信號組成所述多路低速時鐘信號。5.根據權利要求3所述的直接小數分頻電路，其特征在于，所述相位插值單元包括：若干相位插值區塊，若干所述相位插值區塊之間并聯連接于高電平和低電平之間；所述高電平和所述低電平之間還連接有輸入所述相位插值單元運算結果的控制開關，所述控制開關與若干所述相位插值區塊串聯；每個所述相位插值區塊均包括若干相位插值支路，每條所述相位插值支路上設置有串
聯的第一開關和第二開關，若干所述第一開關分別接入對應的所述pi控制信號，若干所述第二開關分別接入對應的所述多路低速時鐘信號；若干所述相位插值支路根據所述pi控制信號和所述多路低速時鐘信號，控制所述第一開關和所述第二開關的通斷，改變所述多相時鐘產生單元運算結果經過所述相位插值單元后的輸出電平。6.根據權利要求2～5中任意一項所述的直接小數分頻電路，其特征在于，所述第二時鐘信號為n相多相位高速時鐘信號；所述多路低速時鐘信號為多路n+1相低速時鐘信號。7.一種直接小數分頻電路，其特征在于，包括：dsm調制器，用于接收待分頻值的小數參數，并根據所述待分頻值的小數參數生成相應的進位信號以及pi控制信號；整數分頻模塊，與所述dsm調制器的輸出端連接，用于接收第一時鐘信號、待分頻值的整數參數以及所述進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，分別與所述整數分頻模塊的輸出端和所述dsm調制器的輸出端連接，用于接收所述整數分頻模塊輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號、所述dsm調制器輸入的所述pi控制信號，以及外部輸入的第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據所述pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。8.一種直接小數分頻電路，其特征在于，包括：譯碼器，用于接收外部輸入的pi控制信號，生成并輸出若干pi選擇信號；整數分頻模塊，用于接收第一時鐘信號、待分頻值的整數參數以及所述待分頻值的小數參數對應的進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，分別與所述整數分頻模塊的輸出端和所述譯碼器的輸出端連接，用于接收所述整數分頻模塊輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號、所述譯碼器輸入的若干所述pi選擇信號，以及外部輸入第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據若干所述pi選擇信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。9.一種直接小數分頻電路，其特征在于，包括：dsm調制器，用于接收待分頻值的小數參數，并根據所述待分頻值的小數參數生成相應的進位信號以及pi控制信號；譯碼器，與所述dsm調制器的輸出端連接，用于接收所述dsm調制器的輸出端輸入的所述pi控制信號，生成并輸出若干pi選擇信號；整數分頻模塊，與所述dsm調制器的輸出端連接，用于接收第一時鐘信號、所述待分頻值的整數參數以及所述dsm調制器的輸出端輸入的所述進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號
和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；pi時鐘模塊，分別與所述整數分頻模塊的輸出端和所述譯碼器的輸出端連接，用于接收所述整數分頻模塊輸入的所述第一低頻時鐘信號和所述第二低頻時鐘信號、所述譯碼器輸入的若干所述pi選擇信號，以及外部輸入第二時鐘信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據若干所述pi選擇信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。10.小數分頻方法，其特征在于，包括步驟：接收第一時鐘信號、待分頻值的整數參數以及所述待分頻值的小數參數對應的進位信號，根據所述進位信號對所述第一時鐘信號執行相應的除法操作，并輸出執行所述除法操作得到的第一低頻時鐘信號和第二低頻時鐘信號，所述除法操作包括除以n操作和除以n+1操作；接收第二時鐘信號和pi控制信號，控制所述第二時鐘信號對所述第一低頻時鐘信號和所述第二低頻時鐘信號執行采樣操作，并根據所述pi控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。
技術總結
本發明公開了一種直接小數分頻電路及方法，其電路包括：整數分頻模塊，用于接收第一時鐘信號、待分頻值的整數參數以及待分頻值的小數參數對應的進位信號，根據進位信號對第一時鐘信號執行相應的除法操作，并輸出得到的第一低頻時鐘信號和第二低頻時鐘信號；PI時鐘模塊與整數分頻模塊連接，用于接收第一低頻時鐘信號和第二低頻時鐘信號，以及第二時鐘信號和PI控制信號，控制第二時鐘信號對第一低頻時鐘信號和第二低頻時鐘信號執行采樣操作，并根據PI控制信號對采樣結果進行相位插值，生成并輸出相位插值后得到的輸出時鐘信號。本發明可以避免傳統小數分頻器在頻率跳變時小數毛刺和擾動等噪聲對小數分頻鎖相環性能的影響，提高小數分頻效果。數分頻效果。數分頻效果。
