AD閃存的數據讀操作電壓施加方法及裝置與流程
nand閃存的數據讀操作電壓施加方法及裝置
技術領域
1.本發明涉及nand閃存技術領域，尤其涉及一種nand閃存的數據讀操作電壓施加方法及裝置、計算機可讀介質。
背景技術：
2.nand閃存因其高性能、低功耗、體積小、高穩定性以及與硅工藝兼容等特點已經成為目前主流的非易失性存儲器，并得到了廣泛的應用。為了追求更大容量和更好性能，閃存芯片已由最初的二維結構發展成為三維結構，單元存儲容量已經從存儲1個bit(例如，slc，即single-level cell)變成存儲2個bit(例如，mlc，即multi-level cell)、3個bit(例如，tlc，即trinary-level cell)甚至4個bit(例如，qlc，quarter-level cell)，芯片的特性和存儲密度大大提高。在三維結構中，由于堆疊層數以倍數增加，考慮工藝和存儲單元電學特性的一致性，需要堆疊層的總高度盡量小，這就導致了存儲單元本身的尺寸和存儲單元之間的間隔越來越小，存儲單元自身的抗干擾能力越來越差，存儲單元之間的耦合效應也越來越大。與此同時，一個存儲單元可存儲的態越來越多，相鄰的兩個存儲態之間的間隔越來越小，進一步加劇了存儲數據出錯的概率。
3.在nand閃存芯片的內部電路設計中，讀操作是對所要讀的page所在的字線施加讀電壓(即vread)，同時其他存儲單元所在的字線施加導通電壓(即vpass)，電路通過感應溝道中的電流來判斷溝通的導通關斷狀態來判斷目標存儲單元中存儲的信息。通常vread小于vpass，為了補償vread相對于vpass對鄰近的(上下層)字線(word line,簡寫wl)耦合效應降低，造成的所讀wl上下層wl導通性變差的影響，通常對所讀page所在的字線的上下相鄰的各一個字線施加一定量的補償電壓。這種讀操作中的電壓補償方式導致的結果是，如果對同一個page讀大量的次數，那么受到相對更大讀干擾影響的是上下相鄰的字線中的page,其他字線中的page所受的干擾相對較弱。這種影響的出現使整個block因為某兩層字線中的page的錯誤率高而成為壞塊，出現所謂的“木桶效應”，導致nand閃存芯片可讀次數偏小，如果對整個block中的page都讀大量次數，整個block中的page均受到嚴重影響。
技術實現要素：
4.為了解決上述技術問題或者至少部分地解決上述技術問題，本發明提供了一種nand閃存的數據讀操作電壓施加讀方法及裝置、計算機可讀介質。
5.一方面，本發明提供了一種nand閃存的數據讀操作電壓施加方法，包括：
6.在對所述nand閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓；
7.其中，所述第一字線為待讀頁對應的字線，所述第三字線為與所述第一字線相鄰的多個字線，所述二字線為所述待讀頁對應的塊中除了所述第一字線和所述第三字線之外的字線；所述第一電壓為所述導通電壓與第一補償電壓之和，所述第一補償電壓小于第二補償電壓，所述第二補償電壓為僅向與所述第一字線相鄰的一個上層字線和一個下層字線
進行電壓補償時所采用的補償電壓。
8.另一方面，本發明提供了一種nand閃存的數據讀操作電壓施加裝置，包括：
9.電壓施加模塊，用于在對所述nand閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓；
10.其中，所述第一字線為待讀頁對應的字線，所述第三字線為與所述第一字線相鄰的多個字線，所述二字線為所述待讀頁對應的塊中除了所述第一字線和所述第三字線之外的字線；所述第一電壓為所述導通電壓與第一補償電壓之和，所述第一補償電壓小于第二補償電壓，所述第二補償電壓為僅向與所述第一字線相鄰的一個上層字線和一個下層字線進行電壓補償時所采用的補償電壓。
11.又一方面，本發明提供一種nand閃存的數據讀操作電壓施加裝置，包括：至少一個存儲器和至少一個處理器；
12.所述至少一個存儲器，用于存儲機器可讀程序；
13.所述至少一個處理器，用于調用所述機器可讀程序，執行nand閃存的數據讀操作電壓施加方法。
14.又一方面，本發明提供一種計算機可讀介質，所述計算機可讀介質上存儲有計算機指令，所述計算機指令在被處理器執行時，使所述處理器執行nand閃存的數據讀操作電壓施加方法。
15.本實施例提供nand閃存的數據讀操作電壓施加方法及裝置、計算機可讀介質，本發明向待讀頁對應的字線施加讀電壓vread，向與待讀頁對應的字線相鄰的多個字線施加第一電壓，向其余字線施加導通電壓vpass，第一電壓為導通電壓vpass和第一補償電壓之和，第一補償電壓小于第二補償電壓。這樣可以使得待讀頁對應的字線與上相鄰層字線和下相鄰字線之間的電勢差降低，因此相對于現有技術可以降低電勢差對與所讀層相鄰的上下各一層的存儲單元相對其他層更大的讀干擾影響，延長nand的使用壽命。
附圖說明
16.此處的附圖被并入說明書中并構成本說明書的一部分，示出了符合本發明的實施例，并與說明書一起用于解釋本發明的原理。
17.為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，對于本領域普通技術人員而言，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
18.圖1為本發明實施例中nand閃存的數據讀操作電壓施加方法的流程示意圖；
19.圖2為本發明實施例中tlc 64層存儲陣列結構的nand閃存的結構示意圖；
20.圖3為本發明實施例中八個態的示意圖；
21.圖4為本發明實施例中tlc nand閃存中讀干擾閾值電壓的分布圖；
22.圖5為本發明實施例中圖2的等效電路示意圖；
23.圖6為現有方案中在讀操作過程中對各個電極施加電壓的過程以及溝道中電勢的分布示意圖；
24.圖7為本方案和現有方案中在讀操作過程中對各個電極施加電壓的過程以及溝道中電勢的對比示意圖。
具體實施方式
25.為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明的一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
26.第一方面，本發明提供一種nand閃存的數據讀操作電壓施加方法，如圖1所示，該方法包括如下步驟：
27.s110、在對所述nand閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓，以；
28.其中，所述第一字線為待讀頁對應的字線，所述第三字線為與所述第一字線相鄰的多個字線，所述二字線為所述待讀頁對應的塊中除了所述第一字線和所述第三字線之外的字線；所述第一電壓為所述導通電壓與第一補償電壓之和，所述第一補償電壓小于第二補償電壓，所述第二補償電壓為僅向與所述第一字線相鄰的一個上層字線和一個下層字線進行電壓補償時所采用的補償電壓。
29.可理解的是，現有方案中在待讀頁對應的字線的一個上層相鄰字線和一個下層相鄰字線施加的電壓為第二補償電壓和導通電壓vpass之和。
30.可理解的是，本方案中，向待讀頁對應的字線施加讀電壓vread，向與待讀頁對應的字線相鄰的多個字線施加第一電壓，向其余字線施加導通電壓vpass，第一電壓為導通電壓vpass和第一補償電壓之和，第一補償電壓小于第二補償電壓。可見，本方案中進行電壓補償的字線的數量較多，而且第一補償電壓小于第二補償電壓。
31.在具體實施時，所述第三字線可以包括與所述第一字線相鄰的兩個上層字線和兩個下層字線，各個所述第三字線對應的所述第一補償電壓相等。
32.例如，對wln中的一個頁進行數據讀，則對wln施加讀電壓，對wln-1、wln-2、wln+1、wln+2施加第一電壓，對其余字線施加導通電壓，在對各個字線施加電壓之后，便可以獲取到待讀頁中的數據。
33.在具體實施時，所述第三字線可以包括與所述第一字線相鄰的多個上層字線和/或多個下層字線，所述多個上層字線對應的所述第一補償電壓從上至下逐漸增大，所述多個下層字線對應的所述第一補償電壓從下至上逐漸增大。
34.例如，對wln中的一個頁進行數據讀時，則對wln施加讀電壓，對wln-1、wln-2、wln-3、wln+1、wln+2、wln+3施加第一電壓，其余字線施加導通電壓，wln-1、wln-2、wln-3對應的第一電壓逐漸減小，wln+1、wln+2、wln+3對應的第一電壓也逐漸減小。這樣可以使得從wln+3至wln+1以及從wln-3至wln-1的溝道中的電勢逐漸增大，但是wln-1與wln的電勢差以及wln+1與wln的電勢差仍然小于現有技術中的電勢差，因此相對于現有技術可以降低電勢差對與所讀層相鄰的上下各一層的存儲單元相對其他層更大的讀干擾影響。
35.可理解的是，本發明向待讀頁對應的字線施加讀電壓vread，向與待讀頁對應的字線相鄰的多個字線施加第一電壓，向其余字線施加導通電壓vpass，第一電壓為導通電壓vpass和第一補償電壓之和，第一補償電壓小于第二補償電壓。這樣可以使得待讀頁對應的字線與上相鄰層字線和下相鄰字線之間的電勢差降低，因此相對于現有技術可以降低電勢差對與所讀層相鄰的上下各一層的存儲單元相對其他層更大的讀干擾影響，延長nand的使
用壽命。
36.下面結合實際場景對本發明提供的方法進行說明：
37.對于目前主流的tlc 64層存儲陣列結構的nand閃存來說，存儲區的陣列結構如圖2所示，圖2中的層數和位線(即bl)上做了簡化，且在該圖中只顯示了一個塊(即block)，圖2中的tsg和bsg分別是上選擇管和下選擇管，起到開關的作用。參見圖2，tsg是分開的，bsg和tsg一樣也是分開的，當然bsg也可以和字線(即wl)類似是一個整體結構。圖2的等效電路圖可以參見圖5，在圖2和4中可以看出，一個塊中一共有64條字線，多條位線，在一條位線在同一縱列上的64個字線對應的64個存儲單元形成一個串，一共有多個串：string1、string2、string3
……
。圖2中的bl為bite line，即位線，substrate為基地，silicon channel為硅通道，cut為剖視，acs為array common source，即陣列公共源端。
38.針對可以存儲三個bit的一個存儲單元而言，存儲的八個態(即閾值電壓分部態)如圖3所示。當一個block存儲了相應的信息之后，對其中一層wl中存儲了信息的某一個page進行讀操作，例如對圖2中wln的string1上的存儲單元進行讀操作，會對整個block中的所有存儲單元產生讀干擾。由于存儲單元之間位置的差異，會導致讀干擾的程度不一樣。當對某一個page讀的次數增加，這種讀干擾會不斷的積累，最終會導致存儲單元中閾值電壓的改變，如圖4所示，通常最低態受到的讀干擾最大，以最低態受到的讀干擾進行說明：實線為沒有受到讀干擾的最初閾值電壓分布狀態，虛線為讀干擾積累到一定程度后閾值電壓的分布狀態，從圖4中可以看到，最低態的閾值電壓分布變寬，并且向右移動與下一個存儲態產生了交疊，導致存儲的信息發生了錯誤。
39.在對string1中的wln中的存儲單元進行反復讀干擾測試過程中，會發現圖2中的各個串中wln-1和wln+1中的存儲單元錯誤率會明顯高于其他層中的存儲單元，會導致整個block因為這一層的錯誤超過閾值而成為壞塊。具體原因如下：
40.圖6為在讀操作過程中對各個電極施加電壓的過程以及溝道中電勢的分布示意圖。圖6中的灰矩形表示對tsg、wl、bsg所施加的電壓，電壓值為正值，灰矩形的寬度表示施加電壓的相對大小，寬度越寬，電壓越大。對string1中wln中的存儲單元進行讀操作，tsg1和bsg1選擇管開啟，wl1～wln-2和wln+2～wl64施加vpass電壓，wln-1和wln+1在vpass電壓基礎上增加了一個第二補償電壓δv，即對wln-1和wln+1的施加電壓為vpass+δv，以補償因為讀電壓vread小于vpass對wln-1和wln+1中存儲單元電流導通性的影響。通常讀操作中會有幾個大小不同的vread對不同的存儲態進行判斷。比如，在string1中，當wln施加的讀電壓為vread1，vread1是所有vread電壓中最高的一個，且此時存儲單元存儲的態正好低于vread1，則存儲單元處于開啟狀態，整個溝道中的電勢都為0v。圖6中文字“溝道中的電勢”指示的左邊直線表示string1中溝道中的電勢分布情況。由于wln-1和wln+1施加的電壓為vpass+δv大于其他層的vpass，此時會導致string1中wln-1和wln+1中的存儲單元受到比其他層更大的弱編程效應，導致錯誤率更高。對于string2和string3而言，tsg和bsg均處于關斷狀態，當wln施加的讀電壓為vread2，vread2是所有vread電壓中最低的一個，且此時存儲單元的存儲態正好高于vread2，存儲單元處于關斷狀態，整個溝道中的電勢會隨著wl上施加的電壓大小而變化，圖中文字“溝道中的電勢”指示的右邊曲線表示string2/3中溝道中的電勢分布情況，曲線的起點和終點以及wln中的電勢都為0v，其他層電勢都高于0v。由于wln-1和wln+1施加的電壓為vpass+δv大于其他層的vpass，wln-1和wln+1溝道中電勢
最大，會導致wln-1到wln以及wln+1到wln溝道中產生很大的壓差vgap，從而在這段空間會產生很大的電場，電子在電場中加速形成熱電子產生熱電子注入效應，使wln-1和wln+1中的存儲單元存儲的態發生變化，導致錯誤率更高。
41.可見，在對某一wl層中的存儲單元進行讀操作時，會對所讀存儲單元所在wl層的上相鄰層和下相鄰層中的各個存儲單元造成很大的影響。
42.也就是說，對nand閃存的讀操作會對所讀的page所在的整個block中的存儲單元產生干擾，但是這種干擾對處于不同位置的存儲單元產生的影響是不一樣的，根據上述分析可知，讀操作會對所讀的page所在的wl的上下鄰近的各一個wl中的page產生更大的干擾，這種干擾會隨著讀次數的增加而不斷積累，導致上下鄰近的各一個wl中的page首先出現錯誤，而所讀的page和剩下的page存儲的信息未發生錯誤。
43.也就是說，當信息存儲在nand閃存中，由于nand閃存的存儲陣列區的特殊結構，對存儲單元的讀、寫操作都會對在相應的block中的所有存儲單元產生干擾。這種干擾是無法避免的，nand閃存中存儲單元本身和電路設計的優化都可以容忍一定的干擾存在，這個最大干擾對于讀操作就是nand閃存芯片的可讀次數(read disturb spec)。對于每一個nand閃存芯片，這個讀次數是一定的也是明確的。隨著nand閃存中一個物理單元存儲的態越來越多，可讀次數越來越少。基于nand閃存芯片在讀操作過程中，對某一個page進行讀操作時，受到相對更大讀干擾影響的只有所讀page所在的wl上下鄰近的各一層wl中的page，而其他wl中的page所受的干擾相對較弱的現象。
44.其中，字線，英文名稱是wl(即word line)。nand閃存的一個物理存儲單元的控制柵通過字線連出，通常一個block中相同一層的多個物理存儲單元的控制柵由共同的一根字線連出，電路上可以通過字線控制柵壓進行讀、寫、擦除操作。一個wl層對應多個page，例如，同一個wln與奇數位線(例如，bl1、bl3)形成一個page0，同一個wln與偶數位線(例如，bl2、bl4)形成一個page1。
45.其中，閾值電壓，英文名稱是threshold voltage。nand閃存在編程時會根據數據內容使存儲單元處于不同的閾值電壓，這樣在讀的時候，施加一定的電壓，然后通過存儲單元的導通或截止狀態，能夠判斷出該存儲單元存儲的數據是什么。
46.其中，可讀次數，英文名稱是read disturb spec.。它是指nand閃存在編程以后，隨著對一個或多個page進行反復的讀操作，在讀干擾的作用下，會有電子不斷進入存儲單元中，導致存儲單元中存儲的信息發生翻轉，從而造成數據錯誤。當錯誤達到一定的閾值后，會認為整個page或整個block中存儲的數據錯誤。為了避免該錯誤，通常會給nand閃存芯片定一個可讀次數的標準，這個標準就是read disturb spec。
47.其中，固件，英文名稱是fw(firmware)，是指設備內部保存的設備“驅動程序”，通過固件，操作系統才能按照標準的設備驅動實現特定機器的運行動作。存儲設備的固件，完成系統對數據的清除、存儲和讀，以及平衡nand閃存的損耗等一系列動作。
48.其中，熱電子注入，英文名稱是hci(hot charge injection)。電子在電場中加速獲得一定的能量，當電子的能量達到一定程度后可以穿透絕緣層到達正電極或能夠存儲電子的介質中。
49.其中，電壓補償，英文名稱是offset voltage，在閃存芯片內部的各項操作都是通過電路控制電壓來實現的，通常對某個位置施加的電壓是固定的，在某些情況下，在這個固
定電壓下會增加或減少一定的電壓，這個方式就是電壓補償。
50.其中，弱編程效應：英文名稱是soft program，存儲單元通過編程操作使電子隧穿到存儲電子的介質層中實現存儲單元閾值的改變，當這種隧穿效應比較弱時，存儲單元閾值電壓變化不明顯，稱為弱編程效應。
51.為此，本發明提供了一種新的電壓補償方式，來改善讀干擾對所讀層上下相鄰各一層字線中存儲單元相對更大的讀干擾效應。如圖6所示，原來的電壓補償方式是在所讀層wln的上下各一層wln-1和wln+1進行電壓補償，而本發明是同時對wln-2、wln-1和wln+1、wln+2進行補償電壓，如圖7所示，黑矩形表示本發明提供的電壓補償方式，從圖7中可以看出，wln-2、wln-1和wln+1、wln+2施加的第一電壓為導通電壓和第一補償電壓之和，第一補償電壓小于第二補償電壓。除了wln-2、wln-1和wln+1、wln+2施加電壓改變外，其他電壓施加方式和原來保持一致。本發明中同時對wln-2、wln-1和wln+1、wln+2進行補償電壓，補償電壓的值(即第一補償電壓)要小于原來只對wln-1和wln+1補償的電壓值(即第二補償電壓，在0～1v范圍內)，這種新的電壓補償方式既保證了整個溝道的導通性，同時將讀操作對所讀層上下相鄰的各一層字線中存儲單元的讀干擾降低。這一點可以從溝道電勢來分析，對于string1，在與上述所描述的相同的場景下，溝道電勢保持為0v，由于字線wln-1和wln+1上所加電壓降低，wln-1和wln+1中的存儲單元受到的弱編程效應減弱，導致wln-1和wln+1中存儲單元的錯誤率減少。對于string2/3，在與上述所描述的相同的場景下，由于wln-1和wln+1上所加電壓降低，wln-1和wln+1中溝道電勢減小，如圖7中“溝道中的電勢”所指示的虛線所示，導致wln-1到wln和wln+1到wln溝道中的壓差vgap減小，熱載流子注入效應減弱，導致wln-1和wln+1中的存儲單元的錯誤率減少。從虛線中也可以看出，溝道中的電勢變化較為平緩，故導致wln-1和wln+1中的存儲單元的錯誤率減少。
52.本發明實施例中對與所讀層相鄰的上兩層字線和下兩層字線在導通電壓的基礎上施加第一補償電壓，利用這種電壓補償方式減小讀操作對與所讀層相鄰的上下各一層的存儲單元相對其他層更大的讀干擾影響，可以增大nand的讀次數，延長nand的使用壽命。
53.第二方面，本發明實施例提供一種nand閃存的數據讀操作電壓施加裝置，該裝置包括：
54.電壓施加模塊，用于在對所述nand閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓；
55.其中，所述第一字線為待讀頁對應的字線，所述第三字線為與所述第一字線相鄰的多個字線，所述二字線為所述待讀頁對應的塊中除了所述第一字線和所述第三字線之外的字線；所述第一電壓為所述導通電壓與第一補償電壓之和，所述第一補償電壓小于第二補償電壓，所述第二補償電壓為僅向與所述第一字線相鄰的一個上層字線和一個下層字線進行電壓補償時所采用的補償電壓。
56.在一些實施例中，所述第三字線包括與所述第一字線相鄰的兩個上層字線和兩個下層字線，各個所述第三字線對應的所述第一補償電壓相等。
57.在一些實施例中，所述第三字線包括與所述第一字線相鄰的多個上層字線和/或多個下層字線，所述多個上層字線對應的所述第一補償電壓從上至下逐漸增大，所述多個下層字線對應的所述第一補償電壓從下至上逐漸增大。
58.第三方面，本發明實施例提供一種nand閃存的數據讀操作電壓施加裝置，該裝置
包括：
59.至少一個存儲器和至少一個處理器；
60.所述至少一個存儲器，用于存儲機器可讀程序；
61.所述至少一個處理器，用于調用所述機器可讀程序，執行上述nand閃存的數據讀操作電壓施加方法。
62.第四方面，本發明實施例提供一種計算機可讀介質，所述計算機可讀介質上存儲有計算機指令，所述計算機指令在被處理器執行時，使所述處理器執行上述nand閃存的數據讀操作電壓施加方法。
63.在這種情況下，從存儲介質讀的程序代碼本身可實現上述實施例中任何一項實施例的功能，因此程序代碼和存儲程序代碼的存儲介質構成了本發明的一部分。
64.用于提供程序代碼的存儲介質實施例包括軟盤、硬盤、磁光盤、光盤(如cd-rom、cd-r、cd-rw、dvd-rom、dvd-ram、dvd-rw、dvd+rw)、磁帶、非易失性存儲卡和rom。可選擇地，可以由通信網絡從服務器計算機上下載程序代碼。
65.此外，應該清楚的是，不僅可以通過執行計算機所讀出的程序代碼，而且可以通過基于程序代碼的指令使計算機上操作的操作系統等來完成部分或者全部的實際操作，從而實現上述實施例中任意一項實施例的功能。
66.此外，可以理解的是，將由存儲介質讀出的程序代碼寫到插入計算機內的擴展板中所設置的存儲器中或者寫到與計算機相連接的擴展模塊中設置的存儲器中，隨后基于程序代碼的指令使安裝在擴展板或者擴展模塊上的cpu等來執行部分和全部實際操作，從而實現上述實施例中任一實施例的功能。
67.可理解的是，本發明實施例提供的nand閃存的數據讀操作電壓施加裝置、計算機可讀介質中有關內容的解釋、具體實施方式、有益效果、舉例等內容可以參見上述棒線材軋機轉速控制方法中的相應部分，此處不再贅述。
68.需要說明的是，在本文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個
……”
限定的要素，并不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
69.上述本發明實施例序號僅僅為了描述，不代表實施例的優劣。
70.通過以上的實施方式的描述，本領域的技術人員可以清楚地了解到上述實施例方法可借助軟件加必需的通用硬件平臺的方式來實現，當然也可以通過硬件，但很多情況下前者是更佳的實施方式。基于這樣的理解，本發明的技術方案本質上或者說對現有技術做出貢獻的部分可以以軟件產品的形式體現出來，該計算機軟件產品存儲在一個存儲介質(如ron/ran、磁碟、光盤)中，包括若干指令用以使得一臺終端(可以是手機，計算機，服務器，空調器，或者網絡設備等)執行本發明各個實施例所述的方法。
71.上面結合附圖對本發明的實施例進行了描述，但是本發明并不局限于上述的具體實施方式，上述的具體實施方式僅僅是示意性的，而不是限制性的，本領域的普通技術人員在本發明的啟示下，在不脫離本發明宗旨和權利要求所保護的范圍情況下，還可做出很多形式，這些均屬于本發明的保護之內。
技術特征：
1.一種nand閃存的數據讀操作電壓施加方法，其特征在于，包括：在對所述nand閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓；其中，所述第一字線為待讀頁對應的字線，所述第三字線為與所述第一字線相鄰的多個字線，所述二字線為所述待讀頁對應的塊中除了所述第一字線和所述第三字線之外的字線；所述第一電壓為所述導通電壓與第一補償電壓之和，所述第一補償電壓小于第二補償電壓，所述第二補償電壓為僅向與所述第一字線相鄰的一個上層字線和一個下層字線進行電壓補償時所采用的補償電壓。2.根據權利要求1所述的方法，其特征在于，所述第三字線包括與所述第一字線相鄰的兩個上層字線和兩個下層字線，各個所述第三字線對應的所述第一補償電壓相等。3.根據權利要求1所述的方法，其特征在于，所述第三字線包括與所述第一字線相鄰的多個上層字線和/或多個下層字線，所述多個上層字線對應的所述第一補償電壓從上至下逐漸增大，所述多個下層字線對應的所述第一補償電壓從下至上逐漸增大。4.一種nand閃存的數據讀操作電壓施加裝置，其特征在于，包括：電壓施加模塊，用于在對所述nand閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓；其中，所述第一字線為待讀頁對應的字線，所述第三字線為與所述第一字線相鄰的多個字線，所述二字線為所述待讀頁對應的塊中除了所述第一字線和所述第三字線之外的字線；所述第一電壓為所述導通電壓與第一補償電壓之和，所述第一補償電壓小于第二補償電壓，所述第二補償電壓為僅向與所述第一字線相鄰的一個上層字線和一個下層字線進行電壓補償時所采用的補償電壓。5.根據權利要求4所示的裝置，其特征在于，所述第三字線包括與所述第一字線相鄰的兩個上層字線和兩個下層字線，各個所述第三字線對應的所述第一補償電壓相等。6.根據權利要求4所示的裝置，其特征在于，所述第三字線包括與所述第一字線相鄰的多個上層字線和/或多個下層字線，所述多個上層字線對應的所述第一補償電壓從上至下逐漸增大，所述多個下層字線對應的所述第一補償電壓從下至上逐漸增大。7.一種nand閃存的數據讀裝置，其特征在于，包括：至少一個存儲器和至少一個處理器；所述至少一個存儲器，用于存儲機器可讀程序；所述至少一個處理器，用于調用所述機器可讀程序，執行權利要求1至3中任一所述的方法。8.一種計算機可讀介質，其特征在于，所述計算機可讀介質上存儲有計算機指令，所述計算機指令在被處理器執行時，使所述處理器執行權利要求1至3中任一所述的方法。
技術總結
本發明涉及一種AD閃存的數據讀操作電壓施加方法及裝置、計算機可讀介質，方法包括：在對AD閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導通電壓，向第三字線施加第一電壓；第一字線為待讀頁對應的字線，第三字線為與第一字線相鄰的多個字線，二字線為待讀頁對應的塊中除了第一字線和第三字線之外的字線；第一電壓為導通電壓與第一補償電壓之和，第一補償電壓小于第二補償電壓，第二補償電壓為僅向與第一字線相鄰的一個上層字線和一個下層字線進行電壓補償時所采用的補償電壓。本發明相對于現有技術可以降低電勢差對與所讀層相鄰的上下各一層的存儲單元相對其他層更大的讀干擾影響。元相對其他層更大的讀干擾影響。元相對其他層更大的讀干擾影響。
