半導體器件、其制作方法、三維存儲器及存儲系統與流程
1.本發明涉及半導體技術領域，具體涉及一種半導體器件、其制作方法、三維存儲器及存儲系統。
背景技術：
2.近年來，閃存存儲器(flash memory)的發展尤為迅速。閃存存儲器的主要特點是在不加電的情況下能長期保持存儲的信息，且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。在此背景下，為解決平面閃存遇到的困難以及追求更低的單位存儲單元的生產成本，三維存儲器(例如3d nand flash)應運而生。三維存儲器中形成有交替堆疊的多層數據存儲單元，將平面結構轉化為立體結構，以提高三維存儲器的存儲密度和集成度。
3.三維存儲器可采用密封環(seal ring，sr)釋放、阻隔三維存儲器在封裝過程中產生的應力，并阻隔三維存儲器在制造、使用時的水汽，從而了保持三維存儲器的可靠性。但是，現有技術對于密封環的形成，存在有可靠度的問題。因此，需要不斷地優化形成密封環的工藝過程，以不斷提高器件的良率和可靠性。
技術實現要素：
4.本發明的目的在于提供一種半導體器件、其制作方法、三維存儲器及存儲系統，以提高器件的良率和可靠性。
5.為了解決上述問題，本發明提供了一種半導體器件的制作方法，包括：形成半導體結構，半導體結構包括襯底、位于襯底上的堆疊結構、貫穿堆疊結構的溝道結構，以及覆蓋堆疊結構和至少部分襯底的介質層；形成環狀溝槽，環狀溝槽穿過介質層并延伸到襯底，且環繞堆疊結構設置；于環狀溝槽的頂部向下形成溝槽擴口部；于覆蓋溝道結構的介質層中形成開孔；其中，溝槽擴口部與開孔在同一刻蝕步驟中形成。
6.其中，形成環狀溝槽，具體包括：
7.形成第一溝槽，第一溝槽穿過部分介質層且環繞堆疊結構設置；
8.于第一溝槽的底部向下形成第二溝槽，第二溝槽貫穿介質層并延伸到襯底，第一溝槽和第二溝槽在沿平行于襯底的表面的第一方向上分別具有第一寬度和第二寬度，第一寬度大于第二寬度。
9.其中，形成溝槽擴口部，具體包括：
10.自包圍第一溝槽的介質層的頂部向下形成含蓋第一溝槽和至少部分第二溝槽的溝槽擴口部，且溝槽擴口部的下端連接第二溝槽；
11.其中，溝槽擴口部的頂端在第一方向具有第三寬度，第一溝槽在沿襯底厚度方向的第二方向上具有第一深度，溝槽擴口部在第二方向上具有第二深度，第三寬度大于第一寬度，第二深度大于第一深度。
12.其中，堆疊結構包括臺階結構，臺階結構包括以臺階的形式層疊設置的柵極層和
絕緣層，半導體器件的制作方法，還包括：
13.形成第一臺階接觸孔，第一臺階接觸孔穿過部分介質層；
14.于第一臺階接觸孔的底部向下形成第二臺階接觸孔，第二臺階接觸孔穿過部分介質層并延伸到各相對應的柵極層；
15.其中，第一臺階接觸孔與第一溝槽在同一刻蝕步驟中形成，第二臺階接觸孔與第二溝槽在同一刻蝕步驟中形成，第一臺階接觸孔在第一方向上的寬度大于第二臺階接觸孔在第一方向上的寬度。
16.其中，在形成半導體結構之后，還包括：
17.形成第一貫穿陣列接觸孔，第一貫穿陣列接觸孔貫穿部分介質層，且靠近堆疊結構；
18.于第一貫穿陣列接觸孔的底部向下形成第二貫穿陣列接觸孔，第二貫穿陣列接觸孔貫穿介質層并延伸到襯底；
19.第一貫穿陣列接觸孔與第一溝槽在同一刻蝕步驟中形成，第二貫穿陣列接觸孔與第二溝槽在同一刻蝕步驟中形成，第一貫穿陣列接觸孔在第一方向上的寬度大于第二貫穿陣列接觸孔在第一方向上的寬度。
20.其中，在于覆蓋溝道結構的介質層中形成開孔之后，還包括：
21.在開孔中形成溝道觸點，溝道觸點與溝道結構連通。
22.其中，在形成溝槽擴口部之后，還包括：
23.在形成溝道觸點的步驟中同時對溝槽擴口部和環狀溝槽進行封閉材料的填充，封閉材料環繞堆疊結構設置而形成封閉環。
24.其中，在形成溝槽擴口部之前，還包括：
25.在介質層上形成掩膜層，掩膜層具有第一掩膜開口和第二掩膜開口，第一掩膜開口與溝槽擴口部相對應，第二掩膜開口與開孔相對應。
26.為了解決上述問題，本技術實施例還提供了一種半導體器件，包括：襯底；
27.位于襯底上的堆疊結構；貫穿堆疊結構的溝道結構；覆蓋堆疊結構和至少部分襯底的介質層；位于介質層中的密封環，密封環的頂部形成有溝槽擴口部結構，密封環環繞堆疊結構設置；位于介質層中的溝道觸點，溝道觸點與溝道結構連通；其中，溝槽擴口部結構自頂端到下端呈推拔狀。
28.其中，半導體器件，還包括：
29.堆疊結構包括臺階結構，臺階結構包括以臺階的形式層疊設置的柵極層和絕緣層；
30.位于堆疊結構中的第一臺階觸點和第二臺階觸點，第二臺階觸點位于第一臺階觸點的下方并于第一臺階觸點連通，且第二臺階觸點穿過部分介質層并延伸到各相對應的柵極層，第一臺階觸點在第一方向上的寬度大于第二臺階觸點在第一方向上的寬度。
31.其中，半導體器件，還包括：
32.位于介質層中的第一貫穿陣列觸點和第二貫穿陣列觸點，第二貫穿陣列觸點位于第一貫穿陣列觸點的下方并與第一貫穿陣列觸點連通，且第二貫穿陣列觸點貫穿介質層并延伸到襯底，第一貫穿陣列觸點在第一方向上的寬度大于第二貫穿陣列觸點在第一方向上的寬度。
33.為了解決上述問題，本技術實施例還提供了一種三維存儲器，三維存儲器包括陣列存儲結構和外圍電路，其中，陣列存儲結構包括上述任一項的半導體器件。
34.為了解決上述問題，本技術實施例還提供了一種存儲系統，存儲系統包括控制器和三維存儲器，控制器耦合至三維存儲器并用于控制三維存儲器存儲數據，三維存儲器包括上述任一項的半導體器件。
35.本發明的有益效果是：區別于現有技術，本發明提供了一種半導體器件、其制作方法、三維存儲器及存儲系統，半導體器件的制作方法，包括：形成半導體結構，半導體結構包括襯底、位于襯底上的堆疊結構、貫穿堆疊結構的溝道結構，以及覆蓋堆疊結構和至少部分襯底的介質層；形成環狀溝槽，環狀溝槽穿過介質層并延伸到襯底，且環繞堆疊結構設置；于環狀溝槽的頂部向下形成溝槽擴口部；于覆蓋溝道結構的介質層中形成開孔；其中，溝槽擴口部與開孔在同一刻蝕步驟中形成。通過本發明的方法，于環狀溝槽的頂部向下形成溝槽擴口部，即對環狀溝槽進行擴孔，有利于溝槽的填充材料的填充質量，改善含氟的氣體會從填充材料的空隙中擴散出來問題，以提高器件的良率和可靠性。
附圖說明
36.下面結合附圖，通過對本發明的具體實施方式詳細描述，將使本發明的技術方案及其它有益效果顯而易見。
37.圖1為本發明實施例提供的半導體器件的制作方法流程圖。
38.圖2a至圖2f為本發明實施例提供的半導體器件的制作方法的各步驟的結構示意圖。
39.圖3為本發明實施例提供的不同于圖2c所示的包括環狀溝槽的半導體器件的結構示意圖。
40.圖4為本發明實施例提供的具有密封環的半導體器件的結構示意圖。
41.圖5為本發明實施例中存儲系統的示意框圖。
具體實施方式
42.下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述。顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
43.應當理解，雖然這里可使用術語第一、第二等描述各種組件，但這些組件不應受限于這些術語。這些術語用于使一個組件區別于另一個組件。例如，第一組件可以稱為第二組件，類似地，第二組件可以稱為第一組件，而不背離本發明的范圍。
44.應當理解，當稱一個組件在另一個組件“上”、“連接”另一個組件時，它可以直接在另一個組件上或者連接另一個組件，或者還可以存在插入的組件。其他的用于描述組件之間關系的詞語應當以類似的方式解釋。
45.如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層具有頂側和底側，其中層的底側相對靠近襯底，而頂側相對遠離襯底。層可以在整個下層或上層結構上延伸，或者可以具有小于下層或上層結構范圍的范圍。此外，層可以是厚度小于連續結構的
厚度的均勻或不均勻連續結構的區域。例如，層可以位于連續結構的頂面和底面之間或在頂面和底面處的任何一組水平平面之間。層可以水平、垂直和/或沿著錐形表面延伸。襯底可以是層，其中可以包括一層或多層，和/或可以在其上、上方和/或其下具有一層或多層。層可以包括多個層。例如，互連層可以包括一個或多個導電層和觸點層(其中形成有觸點、互連線以及一個或多個電介質層。
46.如本文所使用的，術語“半導體器件”是指一種在橫向定向的襯底上具有垂直定向的陣列結構的半導體器件，使得陣列結構相對于襯底在垂直方向上延伸；“垂直”是指垂直于襯底的方向。
47.需要說明的是，本發明實施例中所提供的圖示僅以示意方式說明本發明的基本構想，雖圖示中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更復雜。
48.請參閱圖1，為本發明實施例提供的半導體器件的制作方法的流程示意圖，具體流程對照圖2a至圖2f的結構圖，可以包括如下：
49.s101步驟：形成半導體結構，半導體結構包括襯底110、位于襯底110上的堆疊結構120、貫穿堆疊結構120的溝道結構130，以及覆蓋堆疊結構120和至少部分襯底110的介質層140。
50.此外，需要說明的是，圖2a至圖2f僅示出了與本發明實施例內容相關的結構，本發明的半導體器件可以進一步包括用于實現該器件的完整功能的其它組件和/或結構。
51.圖2a顯示s101步驟形成的結構，包括：襯底110、堆疊結構120、貫穿堆疊結構120的溝道結構130以及覆蓋堆疊結構120和至少部分襯底110的介質層140。
52.具體地，襯底110可以為半導體襯底，例如可以為硅(si)、鍺(ge)、sige襯底、絕緣體上硅(silicon on insulator，soi)或絕緣體上鍺(germanium on insulator，goi)等。在其它實施例中，該半導體襯底還可以為包括其它元素半導體或者化合物半導體的襯底，還可以為疊層結構，例如si/sige等。
53.s102步驟：形成環狀溝槽150，環狀溝槽150穿過介質層140并延伸到襯底110，且環繞堆疊結構120設置。
54.其中，s102步驟：形成環狀溝槽150，環狀溝槽150穿過介質層140并延伸到襯底110，且環繞堆疊結構120設置，包括：
55.s1021步驟：形成第一溝槽151，第一溝槽151穿過部分介質層140且環繞堆疊結構120設置。
56.圖2b顯示s1021步驟形成的結構，包括：襯底110、堆疊結構120、覆蓋堆疊結構120和至少部分襯底110的介質層140以及第一溝槽151。其中，第一溝槽151穿過部分介質層140，且環繞堆疊結構120設置。可以通過刻蝕工藝，去除部分介質層140，形成穿過部分介質層140且環繞堆疊結構120設置的第一溝槽151。
57.s1022步驟：于第一溝槽151的底部向下形成第二溝槽152，第二溝槽152貫穿介質層140并延伸到襯底110，第一溝槽151和第二溝槽152在沿平行于襯底110的表面的第一方向(x方向)上分別具有第一寬度w1和第二寬度w2，第一寬度w1大于第二寬度w2。
58.圖2c顯示s1022步驟形成的結構，包括：襯底110、堆疊結構120、覆蓋堆疊結構120
和至少部分襯底110的介質層140、第一溝槽151以及位于第一溝槽151下方且與第一溝槽151連通的第二溝槽152。其中，第一溝槽151具有在第一方向(x方向)的第一寬度w1，第二溝槽152具有在第一方向(x方向)的第二寬度w2，且第一寬度w1大于第二寬度w2。可以通過刻蝕工藝，于第一溝槽151的底部向下形成第二溝槽152，第二溝槽152貫穿介質層140并延伸到襯底110。
59.可以理解的是，在本技術實施例中，環狀溝槽150可以包括第一溝槽151和第二溝槽152。此外，環狀溝槽150也可以是不同于包括第一溝槽151和第二溝槽152的其它結構，比如，如圖3所示，環狀溝槽150可以是從上到下寬度一致的溝槽。只要能形成作為密封溝槽(seal ring，sr)的環狀溝槽150即可，對于環狀溝槽150的結構形狀和形成方式不作特別的限制。
60.其中，堆疊結構120包括臺階結構121，臺階結構121包括以臺階的形式層疊設置的柵極層1211和絕緣層1212，半導體器件的制作方法，還包括：
61.形成第一臺階接觸孔161，第一臺階接觸孔161穿過部分介質層140；
62.于第一臺階接觸孔161的底部向下形成第二臺階接觸孔162，第二臺階接觸孔162穿過部分介質層140并延伸到各相對應的柵極層1211；
63.其中，第一臺階接觸孔161與第一溝槽151在同一刻蝕步驟中形成，第二臺階接觸孔162與第二溝槽152在同一刻蝕步驟中形成，第一臺階接觸孔161在第一方向(x方向)上的寬度大于第二臺階接觸孔162在第一方向上的寬度。
64.具體地，可以分別借助形成第一溝槽151和第二溝槽152的工藝步驟，比如刻蝕工藝步驟，以形成其它的孔。請參閱圖2a，s101步驟：形成半導體結構，還包括：堆疊結構120包括臺階結構121，臺階結構121包括以臺階的形式層疊設置的柵極層1211和絕緣層1212。
65.具體地，半導體結構的具體形成過程可以是，在提供襯底110之后，首先，可以通過沉積工藝在襯底110上形成包括交替堆疊的犧牲層(未在圖中示出)和絕緣層1212的堆疊層(未在圖中示出)。然后，可以通過光刻工藝(photo)、剪切工藝(trim)和刻蝕工藝(etch)等，形成具有臺階結構121的堆疊層，即堆疊層的外側形成有以臺階的形式交替堆疊的犧牲層和絕緣層1212。然后，可以通過沉積工藝在堆疊層上形成一層覆蓋堆疊層和至少部分襯底110的介質層140。然后，可以去除原有的犧牲層，并在原有的犧牲層的位置形成柵極層1211，此時，形成包括交替堆疊的柵極層1211和絕緣層1212的堆疊結構120。最后，形成貫穿堆疊結構120的溝道結構130，從而形成如圖2a所示的半導體結構。其中，溝道結構130可以為存儲溝道結構，用于存儲數據。此外，溝道結構130也可以是虛擬溝道結構，用于起支撐作用。另外，需要說明的是，在形成如圖2a所示的半導體結構的過程中，還包括形成有其它的結構，比如柵線縫隙(gate line slit)等，屬于本領域技術人員參考現有技術即可得知，因此，不作具體的闡述。
66.請參閱圖2b，s1021步驟：形成第一溝槽151與第一臺階接觸孔161在同一刻蝕步驟中形成，即可以在通過刻蝕工藝形成第一溝槽151時，形成第一臺階接觸孔161，第一臺階接觸孔161穿過部分介質層140。
67.請參閱圖2c，s1022步驟：于第一溝槽151的底部向下形成第二溝槽152與第二臺階接觸孔162在同一刻蝕步驟中形成，即可以在通過刻蝕工藝形成第二溝槽152時，形成第二臺階接觸孔162，第二臺階接觸孔162穿過部分介質層140并延伸到各相對應的柵極層1211。
其中，第一臺階接觸孔161在第一方向上的寬度大于第二臺階接觸孔162在第一方向上的寬度。通過在形成第一溝槽151和第二溝槽152時，形成第一臺階接觸孔161和第二臺階接觸孔162，進一步地減少了工藝步驟又降低了成本。其中，第一臺階接觸孔161和第二臺階接觸孔162構成臺階接觸孔(stair structure contact，ssct)，即位于臺階結構121的各對應柵極層1211上的接觸孔，用于將臺階結構121的各對應柵極層1211與字線(word line，wl)連接。
68.其中，在s101步驟：形成半導體結構之后，還包括：
69.形成第一貫穿陣列接觸孔171，第一貫穿陣列接觸孔171貫穿部分介質層140，且靠近堆疊結構120；
70.于第一貫穿陣列接觸孔171的底部向下形成第二貫穿陣列接觸孔172，第二貫穿陣列接觸孔172貫穿介質層140并延伸到襯底110；
71.第一貫穿陣列接觸孔171與第一溝槽151在同一刻蝕步驟中形成，第二貫穿陣列接觸孔172與第二溝槽152在同一刻蝕步驟中形成，第一貫穿陣列接觸孔171在第一方向上的寬度大于第二貫穿陣列接觸孔172在第一方向上的寬度。
72.具體地，可以分別借助形成第一溝槽151和第二溝槽152的工藝步驟，以形成其它的孔。比如，在s1021步驟：形成第一溝槽151的同時，形成第一貫穿陣列接觸孔171，第一貫穿陣列接觸孔171貫穿部分介質層140，且靠近堆疊結構120。在繼續執行s1022步驟：于第一溝槽151的底部向下形成第二溝槽152的同時，形成第二貫穿陣列接觸孔172，第二貫穿陣列接觸孔172貫穿介質層140并延伸到襯底110。其中，第一貫穿陣列接觸孔171在第一方向上的寬度大于第二貫穿陣列接觸孔172在第一方向上的寬度。其中，第一貫穿陣列接觸孔171和第二貫穿陣列接觸孔172可以相對環狀溝槽150靠近堆疊結構120，第一臺階接觸孔161和第二臺階接觸孔162共同構成與對應的柵極層連接的臺階接觸孔。通過在形成第一溝槽151和第二溝槽152時，形成第一貫穿陣列接觸孔171和第二貫穿陣列接觸孔172，進一步地減少了工藝步驟又降低了成本。
73.s103步驟：于環狀溝槽150的頂部向下形成溝槽擴口部153。
74.其中，s103步驟：于環狀溝槽150的頂部向下形成溝槽擴口部153，具體包括：
75.自包圍第一溝槽151的介質層140的頂部向下形成含蓋第一溝槽151和至少部分第二溝槽152的溝槽擴口部153，且溝槽擴口部153的下端連接第二溝槽152；其中，溝槽擴口部153的頂端在第一方向(x方向)具有第三寬度w3，第一溝槽151在沿襯底110厚度方向的第二方向(z方向)上具有第一深度l1，溝槽擴口部153在第二方向上具有第二深度l2，第三寬度w3大于第一寬度w1，第二深度l2大于第一深度l1。
76.其中，在s103步驟：于環狀溝槽150的頂部向下形成溝槽擴口部153之前，還包括：
77.在介質層140上形成掩膜層180，掩膜層180具有第一掩膜開口1811和第二掩膜開口1812，第一掩膜開口1811與溝槽擴口部153相對應，第二掩膜開口1812與開孔190相對應。
78.s104步驟：于覆蓋溝道結構130的介質層140中形成開孔190；其中，溝槽擴口部153與開孔190在同一刻蝕步驟中形成。
79.圖2d顯示“在介質層140上形成掩膜層180”形成的結構：襯底110、堆疊結構120、貫穿堆疊結構120的溝道結構130、覆蓋堆疊結構120和至少部分襯底110的介質層140、第一溝槽151、第二溝槽152以及位于介質層140上的掩膜層180。其中，掩膜層180包括光刻膠層181和硬掩膜層182，掩膜層180具有第一掩膜開口1811和第二掩膜開口1812。
80.具體地，在進行刻蝕工藝形成溝槽擴口部153和開孔190之前，需要在介質層140上形成掩膜層180，掩膜層180具有分別對應于溝槽擴口部153和開孔190的第一掩膜開口1811和第二掩膜開口1812。其中，掩膜層180可以是光刻膠層181，也可以是光刻膠層181和硬掩模層172(hard mask)。如圖2d所示，當刻蝕掩膜層180是光刻膠層181和硬掩膜層182時，需要將光刻膠層181上的第一掩膜開口1811和第二掩膜開口1812通過刻蝕工藝轉移到硬掩膜層182上。在進行刻蝕工藝形成溝槽擴口部153和開孔190之后，可以去除掩膜層180。可以將用于形成第二掩膜開口1812的掩膜版進行結構改進，使改進之后的掩膜版可以用于同時形成第一掩膜開口1811和第二掩膜開口1812，而不需要增加新的掩膜版用于形成溝槽擴口部153，達到既形成溝槽擴口部153，又不額外增加工藝步驟和成本的目的。
81.圖2e顯示s103步驟和s104步驟形成的結構，包括：襯底110、堆疊結構120、貫穿堆疊結構120的溝道結構130、覆蓋堆疊結構120和至少部分襯底110的介質層140、第二溝槽152、溝槽擴口部153以及開孔190。
82.具體地，可以依據第二掩膜開口1812，通過刻蝕工藝于覆蓋溝道結構130的介質層140中形成開孔190。為了實現在同一刻蝕步驟中形成開孔190和溝槽擴口部153，在將用于形成第二掩膜開口1812的掩膜版進行結構改進之后，還需要對形成開孔190的刻蝕工藝過程中的一些參數進行調整，以使在同一刻蝕步驟中形成開孔190和溝槽擴口部153。通過使開孔190和溝槽擴口部153在同一刻蝕步驟中形成，達到既形成溝槽擴口部153，又不額外增加工藝步驟和成本的目的。
83.具體地，開孔190可以是形成環狀溝槽150之后，且填充環狀溝槽150之前形成的具有開口的結構，即可以借助后續的工藝過程中形成開孔190的掩膜版和刻蝕工藝，通過對掩膜版進行結構改進，以及對形成開孔190的刻蝕工藝過程中一些參數進行調整，以使溝槽擴口部153和開孔190在同一刻蝕步驟中形成，達到既形成溝槽擴口部153，又不額外增加工藝步驟和成本的目的。與此同時，通過形成深度和寬度均大于第一溝槽151的溝槽擴口部153，有利于溝槽(即環狀溝槽150和溝槽擴口部153)的填充材料的填充質量，改善含氟的氣體會從填充材料的空隙中擴散出來問題，以提高器件的良率和可靠性。
84.在一些實施例中，在深孔的刻蝕過程中，由于刻蝕工藝中的離子入射方向呈一定程度的角度分布，有部分離子并不是垂直入射到深孔內進行刻蝕的，離子在刻蝕時在刻蝕界面存在反射行為，這些都會導致對側壁的旁推(即過多地刻蝕掉部分的側壁)，從而導致形成的深孔具有鼓包(bowing)。一般情況下，深孔的bowing靠近深孔的頂端。因此，在半導體器件中形成的密封溝槽(seal ring，sr)存在一定bowing，在對密封溝槽進行填充時，容易造成不完全填實，導致填充的密封溝槽中形成有空隙(void)。然而，通過刻蝕工藝形成密封溝槽和物理氣相沉積填充密封溝槽的工藝過程中，會導致含氟(f)的副產物殘留在空隙中，在后續的工藝過程(比如，熱處理工藝等)之后，氟(f)會從空隙中擴散出來，與后續形成的金屬線(metal line)反應，導致器件的良率降低，甚至造成器件電性失效。
85.為了解決該問題，在一些實施例中，可以先形成寬度較大的上部分的深孔，再依據上部分的深孔的底部向下形成下部分的深孔，通過將深孔采用兩步形成，可以使得形成的深孔的bowing位置沿著第二方向(z方向)下移，在對深孔進行封閉材料(即填充材料)的填充時，填充材料可以封住空隙，使得含氟的副產物殘留被“關”在空隙中。采用上述的兩步法形成深孔可以有效地改善直徑較小的深孔的填充不實存在空隙的問題。由于在進行深孔填
充時，一般采用從深孔內壁向中間的各向同性方式的填充，對于直徑較小的深孔，比如臺階接觸孔或者貫穿陣列接觸孔，能有效地改善填充不實存在空隙的問題，從而改善f從空隙中泄露導致的器件良率降低的問題。而對于環狀溝槽150這樣具有較大直徑或者寬度的深孔，由于采用的為從深孔內壁向中間的各向同性方式的填充，對于直徑或者寬度較大的深孔，采用上述的兩步法形成環狀溝槽150，可以在一定程度上將形成空隙的位置沿著第二方向(z方向)下移，仍舊可能存在填充不實形成空隙的可能，會有f從空隙中泄露出來的風險。即通過采用上述的兩步法形成環狀溝槽，雖然減少了含氟(f)的氣體擴散出來的可能，但f依然在空隙中沒有被去除，隨著器件循環使用時間加長，空隙中的f仍然有可能擴散出來，導致器件良率降低和電性失效的問題。
86.為了進一步地改善含氟(f)的氣體從空隙中擴散出來，導致的器件電性失效，通過本發明實施例的方法，形成深度和寬度均大于第一溝槽151的溝槽擴口部153(即對形成的環狀溝槽150進行擴孔)，以提高器件的良率和可靠性。由于溝槽擴口部153的寬度大于第一溝槽151，更寬的溝槽擴口部153更方便進行填充材料的填充，有利于改善溝槽擴口部153的填充材料的填充質量。與此同時，由上文可知，一般情況下，深孔的bowing靠近深孔的頂端，通過形成深度大于第一溝槽151的溝槽擴口部153，比如，溝槽擴口部153的第二深度l2可以是第一溝槽151的第一深度l1的3倍，使溝槽擴口部153的深度可以覆蓋原有的第一溝槽151和第二溝槽152具有bowing的位置。一般情況下，當形成的溝槽擴口部153在第二方向上的第二深度l2≥800nm時，可以覆蓋形成bowing的位置，從而消除因為深孔刻蝕導致的bowing的問題，進一步地改善溝槽的填充材料的填充質量，使溝槽被完全填實，即填充溝槽(即溝槽擴口部153和環狀溝槽150)中沒有形成間隙，從源頭上消除了含氟的副產物殘留聚集在間隙中的可能性，從而提高器件的良率和可靠性。
87.其中，在s104步驟：于覆蓋溝道結構130的介質層140中形成開孔190之后，還包括：
88.在開孔190中形成溝道觸點191，溝道觸點191與溝道結構130連通。
89.具體地，由上文可知，開孔190可以是形成環狀溝槽150之后，且填充環狀溝槽150之前形成的具有開口的結構，開孔190可以是位于溝道結構130上方的溝道接觸孔。在形成開孔190之后，還可以在作為溝道接觸孔的開孔190中形成溝道觸點191，溝道觸點191與溝道結構130連通。其中，溝道結構130可以為存儲溝道(channel hole)結構，作為半導體器件的數據存儲單元，用于實現數據存儲功能。一般情況下，存儲溝道結構包括阻擋層(blocking layer)、電荷俘獲層(charge trap layer)和隧穿層(tunneling layer)。一般情況下，溝道接觸孔(channel hole contact)位于存儲溝道結構的上方，且在溝道接觸孔和存儲溝道結構之間還形成有漏極結構(未在圖中示出)，漏極結構的材料可以具有n型材料或者p型材料摻雜的多晶硅。在對形成開孔190的掩膜版進行結構改進，使掩膜版用于在同一刻蝕步驟中形成分別對應于形成溝槽擴口部153和開孔190的第一掩膜開口1811和第二掩膜開口1812。在對掩膜版進行結構改進之后，再通過對形成溝道接觸孔的刻蝕工藝過程中的一些參數進行調整，以在同一刻蝕步驟中形成溝槽擴口部153和溝道接觸孔。比如，在通過干法刻蝕形成溝道接觸孔時，可以通過選取合適的刻蝕氣體，比如選取氧化物(介質層140的材料)相對于多晶硅(存儲溝道結構上方的漏極結構的材料)的刻蝕選擇比較大的刻蝕氣體，即介質層140的速度較快，刻蝕漏極結構的速度較慢，甚至基本不刻漏極結構，從而在同一刻蝕步驟中形成溝道接觸孔和溝槽擴口部153。
90.此外，除了選取合適的刻蝕氣體之外，根據實際工藝需求，還可以對形成開孔190和溝槽擴口部153的其它參數進行一些適應性的調整，從而實現溝槽擴口部153和開孔190在同一刻蝕步驟中形成，又不額外增加工藝步驟和成本。與此同時，通過形成深度和寬度均大于第一溝槽151的溝槽擴口部153，有利于溝槽的填充材料的填充質量，改善含氟的氣體會從填充材料的空隙中擴散出來問題，以提高器件的良率和可靠性。另外，當開孔190不作為溝道接觸孔，而是其它工藝流程中的開口時，可以通過調整形成開孔190過程中的刻蝕工藝參數，比如刻蝕氣體、反應時間等，從而實現溝槽擴口部153和開孔190在同一刻蝕步驟中形成，達到改善溝槽的填充材料的填充質量，又不額外增加工藝步驟和成本的目的。
91.其中，在s103步驟：于第一溝槽151的頂部向下形成溝槽擴口部153之后，還包括：
92.s105步驟：在形成溝道觸點的步驟中同時對溝槽擴口部153和環狀溝槽150進行封閉材料(即填充材料)的填充，封閉材料環繞堆疊結構120設置而形成封閉環154。
93.圖2f顯示s105步驟形成的結構，包括：襯底110、堆疊結構120、貫穿堆疊結構120的溝道結構130、覆蓋堆疊結構120和至少部分襯底110的介質層140以及封閉環154。其中，位于第一溝槽151和環狀溝槽150中的填充材料形成封閉環154。
94.具體地，可以通過對溝槽擴口部153和環狀溝槽150進行填充材料的填充，填充材料環繞堆疊結構120設置而形成封閉環154。一般情況下環狀溝槽150和溝槽擴口部153的填充材料是導電材料，比如鎢(w)，封閉環154可以通過對環狀溝槽150和溝槽擴口部153進行一次或多次沉積工藝形成。
95.請繼續參閱圖2f，在對溝槽擴口部153和環狀溝槽150進行填充材料的填充時，還可以對第一臺階接觸孔161、第二臺階接觸孔162、第一貫穿陣列接觸孔171和第二貫穿陣列接觸孔172進行填充，填充材料于第一臺階接觸孔161和第二臺階接觸孔162中形成臺階接觸填充塊163，填充材料于第一貫穿陣列接觸孔171和第二貫穿陣列接觸孔172中形成貫穿陣列接觸填充塊173。其中，臺階接觸填充塊163包括第一臺階觸點1611和第二臺階觸點1621.其中，貫穿陣列接觸填充塊173包括第一貫穿陣列觸點1711和第二貫穿陣列觸點1721。其中，臺階接觸填充塊163和貫穿陣列接觸填充塊173的材料可以是導電材料，比如鎢(w)。
96.基于上述本技術實施例的半導體器件的制作方法，如圖2f所示，本技術實施例還提供了一種半導體器件，包括：襯底110；位于襯底110上的堆疊結構120；貫穿堆疊結構120的溝道結構130；覆蓋堆疊結構120和至少部分襯底110的介質層140；位于介質層140中的封閉環154，封閉環154的頂部形成有溝槽擴口部結構1531，封閉環154環繞堆疊結構120設置；位于介質層140中的溝道觸點191；其中，溝槽擴口部結構1531自頂端到下端呈推拔狀。通過在形成溝道觸點191時，同時形成呈推拔狀的溝槽擴口部結構1531(即溝槽擴口部153的在xz方向的截面形狀呈倒梯形)，以達到改善溝槽的填充材料的填充質量，又不額外增加工藝步驟和成本的目的。
97.其中，溝道結構130可以為存儲溝道結構，用于存儲數據。此外，溝道結構130也可以是虛擬溝道結構，用于起支撐作用。
98.其中，半導體器件，還包括：
99.堆疊結構120包括臺階結構121，臺階結構121包括以臺階的形式層疊設置的柵極層1211和絕緣層1212；
100.位于堆疊結構120中的第一臺階觸點1611和第二臺階觸點1621，第二臺階觸點1621位于第一臺階觸點1611的下方并于第一臺階觸點1611連通，且第二臺階觸點1621穿過部分介質層140并延伸到各相對應的柵極層1211，第一臺階觸點1611在第一方向上的寬度大于第二臺階觸點1621在第一方向上的寬度。
101.請參閱圖2f，半導體器件還包括：位于堆疊結構120中的第一臺階觸點1611和第二臺階觸點1621。其中，第二臺階觸點1621位于第一臺階觸點1611的下方并于第一臺階觸點1611連通，且第二臺階觸點1621穿過部分介質層140并延伸到各相對應的柵極層1211，第一臺階觸點1611在第一方向上的寬度大于第二臺階觸點1621在第一方向上的寬度。通過先形成寬度較大的第一臺階接觸孔161，再依據第一臺階接觸孔161的底部向下形成第二臺階接觸孔162，改善形成的臺階接觸孔的bowing問題，有利于第一臺階接觸孔161和第二臺階接觸孔162的填充材料的填充質量，以提高器件的良率和可靠性。與此同時，通過在形成第一溝槽151和第二溝槽152時，形成第一臺階接觸孔161和第二臺階接觸孔162，減少了工藝步驟又降低了成本。在形成第一臺階接觸孔161和第二臺階接觸孔162之后，對第一臺階接觸孔161和第二臺階接觸孔162進行填充，以分別形成第一臺階觸點1611和第二臺階觸點1621。其中，臺階接觸填充塊163包括第一臺階觸點1611和第二臺階觸點1621。通過形成填充質量更好的第一臺階觸點1611和第二臺階觸點1621，以提高器件的良率和可靠性。
102.其中，半導體器件，還包括：
103.位于介質層140中的第一貫穿陣列觸點1711和第二貫穿陣列觸點1721，第二貫穿陣列觸點1721位于第一貫穿陣列觸點1711的下方并與第一貫穿陣列觸點1711連通，且第二貫穿陣列觸點1721貫穿介質層140并延伸到襯底110，第一貫穿陣列觸點1711在第一方向上的寬度大于第二貫穿陣列觸點1721在第一方向上的寬度。
104.請繼續參閱圖2f，半導體器件還包括：位于介質層140中的第一貫穿陣列觸點1711和第二貫穿陣列觸點1721。其中，第二貫穿陣列觸點1721位于第一貫穿陣列觸點1711的下方并與第一貫穿陣列觸點1711連通，且第二貫穿陣列觸點1721貫穿介質層140并延伸到襯底110，第一貫穿陣列觸點1711在第一方向上的寬度大于第二貫穿陣列觸點1721在第一方向上的寬度。通過先形成寬度較大的第一臺階接觸孔161，再依據第一臺階接觸孔161的底部向下形成第二臺階接觸孔162，以改善形成的臺階接觸孔的bowing問題，有利于第一臺階接觸孔161和第二臺階接觸孔162的填充材料的填充質量，以提高器件的良率和可靠性。與此同時，通過在形成第一溝槽151和第二溝槽152時，形成第一臺階接觸孔161和第二臺階接觸孔162，減少了工藝步驟又降低了成本。在形成第一貫穿陣列接觸孔171和第二貫穿陣列接觸孔172之后，對第一貫穿陣列接觸孔171和第二貫穿陣列接觸孔172進行填充，以分別形成第一貫穿陣列觸點1711和第二貫穿陣列觸點1721。其中，貫穿陣列接觸填充塊173包括第一貫穿陣列觸點1711和第二貫穿陣列觸點1721。通過形成填充質量更好的第一貫穿陣列觸點1711和第二貫穿陣列觸點1721，以提高器件的良率和可靠性。
105.其中，溝槽擴口部結構1531在第二方向上具有第二深度l2，第二深度l2不小于800nm。
106.具體地，由上文可知，一般情況下，深孔的bowing靠近深孔的頂端，通過形成深度大于第一溝槽151的溝槽擴口部153，比如，溝槽擴口部153的第二深度l2可以是第一溝槽151的第一深度l1的3倍，使溝槽擴口部153的深度可以覆蓋原有的第一溝槽151和第二溝槽
152具有bowing的位置。一般情況下，當形成的溝槽擴口部153在第二方向上的第二深度l2≥800nm時，可以覆蓋形成bowing的位置，從而消除因為深孔刻蝕導致的bowing的問題，進一步地改善溝槽的填充材料的填充質量，使溝槽被完全填實，即填充的溝槽擴口部153和環狀溝槽150中沒有形成間隙，從源頭上消除了含氟的副產物殘留聚集在間隙中的可能性，從而提高器件的良率和可靠性。在形成溝槽擴口部153之后，對溝槽擴口部進行填充，以形成溝槽擴口部結構1531。通過形成填充質量更好的包括溝槽擴口部結構1531的密封環154，以提高器件的良率和可靠性。
107.請參閱圖4，為本發明實施例提供的具有封閉環154的半導體器件的結構示意圖，由圖4可知，形成的封閉環154環繞堆疊結構120(位于如圖4所示的a1區域)設置。通過封閉環154釋放、阻隔三維存儲器在封裝過程中產生的應力，并阻隔三維存儲器在制造、使用時的水汽，從而了保持三維存儲器的可靠性。需要說明的是，圖4僅示意出了封閉環154為矩形的情況，在實際應用中，封閉環154的形狀可以為任意環形的形狀，比如，圓形、多邊形和橢圓形等。
108.此外，需要說明的是，圖4僅示出了與本發明實施例內容相關的結構，本發明的半導體器件可以進一步包括用于實現該器件的完整功能的其它組件和/或結構。
109.應當理解的是，本發明實施例中半導體器件的各個組成部分的結構和制作工藝可參考上述半導體器件的制作方法的實施例，此處不再贅述。
110.基于上述本技術實施例的半導體器件及其制作方法，本技術實施例還提供了一種三維存儲器，三維存儲器包括陣列存儲結構和外圍電路，其中，陣列存儲結構包括上述任一項的半導體器件。
111.具體地，三維存儲器(3d nand flash)包括陣列存儲結構(array)和外圍電路(periphery circuit)，上述任一項的半導體器件位于陣列存儲結構中，其中，陣列存儲結構用于存儲信息，而外圍電路可以位于陣列存儲結構的上方或者下方，也可以位于陣列存儲結構的四周，外圍電路用于控制對應的陣列存儲結構。另外，該半導體器件還可以應用于其它的微電子器件中，比如，非易失閃存(nor flash)等，具體不作限制。
112.基于上述本技術實施例的半導體器件及其制作方法，本技術實施例還提供了一種存儲系統，存儲系統包括控制器和三維存儲器，控制器耦合至三維存儲器并用于控制三維存儲器存儲數據，三維存儲器包括上述任一項的半導體器件。
113.具體地，如圖5所示，存儲系統200包括控制器210和一個或多個三維存儲器220，其中，三維存儲器220包括一個或多個陣列存儲結構221和外圍電路222。存儲系統200可通過控制器210與主機300通信，其中，控制器210可經由一個或多個三維存儲器220中的通道連接到一個或多個三維存儲器220。每個三維存儲器220可以由控制器210經由三維存儲器220中的通道來管理。
114.根據以上所述，本發明的實施例揭露了半導體器件、其制作方法、三維存儲器及存儲系統，尤其所述的半導體器件的制作方法包括：形成半導體結構，半導體結構包括襯底、位于襯底上的堆疊結構、貫穿堆疊結構的溝道結構，以及覆蓋堆疊結構和至少部分襯底的介質層；形成環狀溝槽，環狀溝槽穿過介質層并延伸到襯底，且環繞堆疊結構設置；于環狀溝槽的頂部向下形成溝槽擴口部；于覆蓋溝道結構的介質層中形成開孔；其中，溝槽擴口部與開孔在同一刻蝕步驟中形成。通過本發明的方法，于環狀溝槽的頂部向下形成溝槽擴口
部，即對環狀溝槽進行擴孔，有利于溝槽的填充材料的填充質量，改善含氟的氣體會從填充材料的空隙中擴散出來問題，以提高器件的良率和可靠性。
115.以上實施例的說明只是用于幫助理解本發明的技術方案及其核心思想；本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例的技術方案的范圍。
技術特征：
1.一種半導體器件的制作方法，其特征在于，所述半導體器件的制作方法，包括：形成半導體結構，所述半導體結構包括襯底、位于所述襯底上的堆疊結構、貫穿所述堆疊結構的溝道結構，以及覆蓋所述堆疊結構和至少部分所述襯底的介質層；形成環狀溝槽，所述環狀溝槽穿過所述介質層并延伸到所述襯底，且環繞所述堆疊結構設置；于所述環狀溝槽的頂部向下形成溝槽擴口部；于覆蓋所述溝道結構的所述介質層中形成開孔；其中，所述溝槽擴口部與所述開孔在同一刻蝕步驟中形成。2.如權利要求1所述的半導體器件的制作方法，其特征在于，所述形成環狀溝槽，具體包括：形成第一溝槽，所述第一溝槽穿過部分所述介質層且環繞所述堆疊結構設置；于所述第一溝槽的底部向下形成第二溝槽，所述第二溝槽貫穿所述介質層并延伸到所述襯底，所述第一溝槽和所述第二溝槽在沿平行于所述襯底的表面的第一方向上分別具有第一寬度和第二寬度，所述第一寬度大于所述第二寬度。3.如權利要求2所述的半導體器件的制作方法，其特征在于，所述形成溝槽擴口部，具體包括：自包圍所述第一溝槽的所述介質層的頂部向下形成含蓋所述第一溝槽和至少部分所述第二溝槽的所述溝槽擴口部，且所述溝槽擴口部的下端連接所述第二溝槽；其中，所述溝槽擴口部的頂端在所述第一方向具有第三寬度，所述第一溝槽在沿所述襯底厚度方向的第二方向上具有第一深度，所述溝槽擴口部在所述第二方向上具有第二深度，所述第三寬度大于所述第一寬度，所述第二深度大于所述第一深度。4.如權利要求2所述的半導體器件的制作方法，其特征在于，所述堆疊結構包括臺階結構，所述臺階結構包括以臺階的形式層疊設置的柵極層和絕緣層，所述半導體器件的制作方法，還包括：形成第一臺階接觸孔，所述第一臺階接觸孔穿過部分所述介質層；于所述第一臺階接觸孔的底部向下形成第二臺階接觸孔，所述第二臺階接觸孔穿過部分所述介質層并延伸到各相對應的所述柵極層；其中，所述第一臺階接觸孔與所述第一溝槽在同一刻蝕步驟中形成，所述第二臺階接觸孔與所述第二溝槽在同一刻蝕步驟中形成，所述第一臺階接觸孔在所述第一方向上的寬度大于所述第二臺階接觸孔在所述第一方向上的寬度。5.如權利要求2所述的半導體器件的制作方法，其特征在于，在所述形成半導體結構之后，還包括：形成第一貫穿陣列接觸孔，所述第一貫穿陣列接觸孔貫穿部分所述介質層，且靠近所述堆疊結構；于所述第一貫穿陣列接觸孔的底部向下形成第二貫穿陣列接觸孔，所述第二貫穿陣列接觸孔貫穿所述介質層并延伸到所述襯底；所述第一貫穿陣列接觸孔與所述第一溝槽在同一刻蝕步驟中形成，所述第二貫穿陣列接觸孔與所述第二溝槽在同一刻蝕步驟中形成，所述第一貫穿陣列接觸孔在所述第一方向上的寬度大于所述第二貫穿陣列接觸孔在所述第一方向上的寬度。
6.如權利要求1所述的半導體器件的制作方法，其特征在于，在所述于覆蓋所述溝道結構的所述介質層中形成開孔之后，還包括：在所述開孔中形成溝道觸點，所述溝道觸點與所述溝道結構連通。7.如權利要求6所述的半導體器件的制作方法，其特征在于，在所述形成溝槽擴口部之后，還包括：在所述形成溝道觸點的步驟中同時對所述溝槽擴口部和所述環狀溝槽進行封閉材料的填充，所述封閉材料環繞所述堆疊結構設置而形成封閉環。8.如權利要求1所述的半導體器件的制作方法，其特征在于，在所述形成溝槽擴口部之前，還包括：在所述介質層上形成掩膜層，所述掩膜層具有第一掩膜開口和第二掩膜開口，所述第一掩膜開口與所述溝槽擴口部相對應，所述第二掩膜開口與所述開孔相對應。9.一種半導體器件，其特征在于，包括：襯底；位于所述襯底上的堆疊結構；貫穿所述堆疊結構的溝道結構；覆蓋所述堆疊結構和至少部分所述襯底的介質層；位于所述介質層中的密封環，所述密封環的頂部形成有溝槽擴口部結構，所述密封環環繞所述堆疊結構設置；位于所述介質層中的溝道觸點，所述溝道觸點與所述溝道結構連通；其中，所述溝槽擴口部結構自頂端到下端呈推拔狀。10.如權利要求9所述的半導體器件，其特征在于，所述半導體器件，還包括：所述堆疊結構包括臺階結構，所述臺階結構包括以臺階的形式層疊設置的柵極層和絕緣層；位于所述堆疊結構中的第一臺階觸點和第二臺階觸點，所述第二臺階觸點位于所述第一臺階觸點的下方并于所述第一臺階觸點連通，且所述第二臺階觸點穿過部分介質層并延伸到各相對應的所述柵極層，所述第一臺階觸點在第一方向上的寬度大于所述第二臺階觸點在所述第一方向上的寬度。11.如權利要求9所述的半導體器件，其特征在于，所述半導體器件，還包括：位于所述介質層中的第一貫穿陣列觸點和第二貫穿陣列觸點，所述第二貫穿陣列觸點位于所述第一貫穿陣列觸點的下方并與所述第一貫穿陣列觸點連通，且所述第二貫穿陣列觸點貫穿所述介質層并延伸到所述襯底，所述第一貫穿陣列觸點在所述第一方向上的寬度大于所述第二貫穿陣列觸點在所述第一方向上的寬度。12.一種三維存儲器，其特征在于，所述三維存儲器包括陣列存儲結構和外圍電路，其中，所述陣列存儲結構包括如權利要求9至11任一項所述的半導體器件。13.一種存儲系統，其特征在于，所述存儲系統包括控制器和三維存儲器，所述控制器耦合至所述三維存儲器并用于控制所述三維存儲器存儲數據，所述三維存儲器包括如權利要求9至11任一項所述的半導體器件。
技術總結
本發明提供了一種半導體器件、其制作方法、三維存儲器及存儲系統，半導體器件的制作方法，包括：形成半導體結構，半導體結構包括襯底、位于襯底上的堆疊結構、貫穿堆疊結構的溝道結構，以及覆蓋堆疊結構和至少部分襯底的介質層；形成環狀溝槽，環狀溝槽穿過介質層并延伸到襯底，且環繞堆疊結構設置；于環狀溝槽的頂部向下形成溝槽擴口部；于覆蓋溝道結構的介質層中形成開孔；其中，溝槽擴口部與開孔在同一刻蝕步驟中形成。通過本發明的方法，于環狀溝槽的頂部向下形成溝槽擴口部，即對環狀溝槽進行擴孔，有利于溝槽的填充材料的填充質量，改善含氟的氣體會從填充材料的空隙中擴散出來問題，以提高器件的良率和可靠性。以提高器件的良率和可靠性。以提高器件的良率和可靠性。
