一種基于絕緣體上硅的低應力硅基厚膜的制作方法
[0001]
本實用新型涉及一種基于絕緣體上硅的低應力硅基厚膜，屬于半導體制備技術領域。
背景技術：
[0002]
絕緣體上硅(silicon-on-insulator，soi)技術因具有功耗低、速度高、寄生電容小、抗輻照能力強等特點，被廣泛應用于衛星、電子、計算機、航空航天等領域。根據器件層厚度的不同，沉積的膜層可分為厚膜和薄膜兩類。厚膜通常指器件層厚度大于1μm，主要用于微機電系統(mems)和功率器件；薄膜指器件層厚度在0.1～1μm，主要用于互補金屬氧化物半導體(cmos)等亞微米集成電路。
[0003]
近年來，隨著mems和智能功率器件市場的迅速發展，硅基厚膜材料引起了產業界的廣泛關注；但是通過常規方法制備的厚膜中殘存應力，它的產生機制是由厚膜本身結構、缺陷及厚膜與基體間物理性能差異所決定，過大的拉伸殘余應力(張應力)會使得膜結構發生破裂，而過大的壓縮殘余應力(壓應力)則會使得晶圓片發生膨脹或者翹曲。上述兩種情況都會增大工藝難度，并有可能使得器件失效。
技術實現要素：
[0004]
針對上述現有技術存在的問題及不足，本實用新型目的在于克服制備得到的膜殘余應力過大導致微器件單元甚至整個器件結構發生形變、失穩、信號誤傳導，乃至系統失效等難以避免的缺陷，提供一種基于絕緣體上硅的低應力硅基厚膜，該膜具有良好的絕緣性、穩定性和機械性。
[0005]
本實用新型的目的通過以下方案實現：所述基于絕緣體上硅的低應力硅基厚膜包括襯底硅層、硅氧化物層，包覆層和硅基厚膜層，襯底硅層上設有硅氧化物層，硅氧化物層上沉積有硅基厚膜層，硅基厚膜層上設有網格狀溝槽，網格狀溝槽將硅基薄膜分割成數個獨立單元，網格狀溝槽內填充有包覆層。
[0006]
優選的，本實用新型所述硅基厚膜層的厚度為1微米以上，硅氧化物層的厚度為2～3微米。
[0007]
優選的，本實用新型所述獨立單元的尺寸為5-25mm
×
5-32mm；溝槽的寬度180～220nm，長度橫跨整個襯底。
[0008]
優選的，本實用新型所述的厚膜材料的組分為sin、si3n4、sin2、si(oh)4或多晶硅，其他滿足要求的膜材料也可以用于本實用新型。
[0009]
優選的，本實用新型所述溝槽填充材料為sio2或sion，其他滿足要求的低應力填充材料也可以用于本實用新型。
[0010]
本實用新型有益效果是：
[0011]
(1)本實用新型是對目前大應力硅基厚膜制備方法的有效改進，通過在沉積過程中增加刻蝕溝槽并填充低應力包覆層材料的工藝，將原本連續的硅基厚膜沉積過程劃分為
若干個重復制備低應力薄膜階段，每個階段均需要在沉積薄膜后刻蝕溝槽將硅基薄膜劃分為數個獨立單元，之后將溝槽中沉積低應力的包覆層材料，這樣一方面可以改善沉積過程中，厚膜內部所受應力不均勻的情況，減小厚膜應力；另一方面，應力的減小，增大了所沉積的厚膜的最大厚度。
[0012]
(2)本實用新型通過形成溝槽的方法釋放應力，減小厚膜應力積累，增大了所能沉積的厚膜最大厚度；同時，本實用新型中所有的工藝與目前cmos工藝完全兼容，能夠實現器件的大規模量產，有助于推動硅光子集成器件的廣泛應用。
附圖說明
[0013]
圖1是本實用新型所制備的低應力硅基厚膜的層結構示意圖。
[0014]
圖2是本實用新型所制備厚膜的俯視圖。
[0015]
圖1中：1-襯底硅層；2-硅氧化物層；3-包覆層；4-硅基厚膜層。
具體實施方式
[0016]
下面結合實施例，對本實用新型的具體實施方式作進一步描述；以下實施例僅用于更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護范圍。
[0017]
實施例1
[0018]
本實施例所述基于絕緣體上硅的低應力硅基厚膜包括襯底硅層、硅氧化物層，包覆層和硅基厚膜層，襯底硅層上設有硅氧化物層，硅氧化物層上沉積有硅基厚膜層，硅基厚膜層上設有網格狀溝槽，溝槽的寬度為200nm，長度橫跨整個襯底，網格狀溝槽將硅基薄膜分割成數個獨立單元，網格狀溝槽內填充有包覆層；硅氧化物層的厚度為2微米，硅基厚膜層的厚度為2微米；所述獨立單元的尺寸為32mm*25mm，所述的厚膜材料的組分為si3n4，溝槽填充材料為sio2；如圖1和2所示。
[0019]
本實施例所述基于絕緣體上硅的低應力硅基厚膜通過以下方法制備得到：
[0020]
(1)提供厚度為750微米的硅片作為襯底，襯底表面有熱氧化生長的二氧化硅層，二氧化硅層的厚度為2微米，采用含有堿性溶液的清洗劑對所述半導體襯底及二氧化硅膜進行清洗。
[0021]
(2)將步驟(1)預處理的襯底通過pecvd設備沉積一層厚度為500納米的si3n4薄膜層；本實施例沉積硅基厚膜材料采用等離子體增強化學的氣相沉積法，亦可采用任何合適的沉積工藝，均為常規方法，本實用新型對此并不做限定。
[0022]
(3)通過刻蝕工藝，沿縱向與橫向等間距刻蝕溝槽，溝槽的寬度為200nm，長度橫跨整個襯底，將si3n4薄膜劃分成若干個32mm*25mm規格的薄膜塊。
[0023]
(4)去膠并清洗后，用pecvd沉積方法，進行第二次沉積，沉積一層厚度為800納米的低應力二氧化硅層。
[0024]
(5)通過反向刻蝕sio2包覆層暴露出被二氧化硅層包覆的si3n4薄膜后，通過化學機械平坦化工藝得到平整的上表面；之后，重復(2)～(5)的步驟，重復次數為2，得到1微米厚度的si3n4薄膜，并保持晶圓低的翹曲度。
[0025]
實施例2
[0026]
本實施例所述基于絕緣體上硅的低應力硅基厚膜包括襯底硅層、硅氧化物層，包
覆層和硅基厚膜層，襯底硅層上設有硅氧化物層，硅氧化物層上沉積有硅基厚膜層，硅基厚膜層上設有網格狀溝槽，溝槽的寬度為180nm，長度橫跨整個襯底，網格狀溝槽將硅基薄膜分割成數個獨立單元，網格狀溝槽內填充有包覆層；硅氧化物層的厚度為3微米，硅基厚膜層的厚度為2微米；所述獨立單元的尺寸為5
×
5，所述的厚膜材料的組分為sin，溝槽填充材料sion，如圖1和2所示。
[0027]
實施例3
[0028]
本實施例所述基于絕緣體上硅的低應力硅基厚膜包括襯底硅層、硅氧化物層，包覆層和硅基厚膜層，襯底硅層上設有硅氧化物層，硅氧化物層上沉積有硅基厚膜層，硅基厚膜層上設有網格狀溝槽，溝槽的寬度為220nm，長度橫跨整個襯底，網格狀溝槽將硅基薄膜分割成數個獨立單元，網格狀溝槽內填充有包覆層；硅氧化物層的厚度為2微米，硅基厚膜層的厚度為3微米；所述獨立單元的尺寸為20mm
×
25mm，所述的厚膜材料的組分為多晶硅，溝槽填充材料為sio2，如圖1和2所示。
技術特征：
1.一種基于絕緣體上硅的低應力硅基厚膜，其特征在于：包括襯底硅層、硅氧化物層，包覆層和硅基厚膜層，襯底硅層上設有硅氧化物層，硅氧化物層上沉積有硅基厚膜層，硅基厚膜層上設有網格狀溝槽，網格狀溝槽將硅基薄膜分割成數個獨立單元，網格狀溝槽內填充有包覆層。2.根據權利要求1所述基于絕緣體上硅的低應力硅基厚膜，其特征在于：硅基厚膜層的厚度為1微米以上，硅氧化物層的厚度為2～3微米。3.根據權利要求1所述基于絕緣體上硅的低應力硅基厚膜，其特征在于：每個獨立單元的尺寸為5-25mm
×
5-32mm；溝槽的寬度為180～220nm，長度橫跨整個襯底。4.根據權利要求1～3任意一項所述基于絕緣體上硅的低應力硅基厚膜，其特征在于：溝槽填充材料為sio2或sion。
技術總結
本實用新型公開一種基于絕緣體上硅的低應力硅基厚膜，屬于半導體制備技術領域。本實用新型所述低應力硅基厚膜包括襯底硅層、硅氧化物層，包覆層和硅基厚膜層，襯底硅層上設有硅氧化物層，硅氧化物層上沉積有硅基厚膜層，硅基厚膜層上設有網格狀溝槽，網格狀溝槽將硅基薄膜分割成數個獨立單元，網格狀溝槽內填充有包覆層；本實用新型所述硅基厚膜可以改善厚膜內部所受應力不均勻的情況，減小厚膜應力，增大了所沉積的厚膜的最大厚度，能夠實現器件的大規模生產。的大規模生產。的大規模生產。
