存儲器件和包括該存儲器件的半導體器件的制作方法
1.本公開涉及一種存儲器件和包括該存儲器件的半導體器件。
背景技術：
2.諸如動態隨機存取存儲器件(dram)的非易失性存儲器件可以將數據存儲在單元電容器中。數據可以以電荷的形式存儲在單元電容器中，并且存儲在單元電容器中的電荷可能會隨著時間的推移而丟失。因此，可以在存儲在單元電容器中的電荷完全丟失之前使用感測/放大和重寫數據的刷新操作。
技術實現要素：
3.本公開的實施例提供了一種能夠分散功率噪聲和/或熱量從而提高產品可靠性的存儲器件。
4.本公開的實施例還提供了一種包括能夠分散功率噪聲和/或熱量從而提高產品可靠性的存儲器件的半導體器件。
5.然而，本公開的實施例不限于本文所闡述的那些。通過參考下面給出的本公開的詳細描述，本公開的上述和其他實施例對于本公開所屬領域的普通技術人員而言將變得更加清楚。
6.根據本公開的實施例，存儲器件包括：堆疊的多個存儲芯片，其中，存儲芯片中的每一個包括存儲單元陣列，該存儲單元陣列包括多個存儲單元行；芯片標識符生成器，被配置為生成指示存儲芯片中的每一個的芯片標識符的芯片標識符信號；刷新計數器，被配置為響應于刷新命令生成用于刷新存儲單元行的目標行地址；以及目標行地址生成器，被配置為：接收芯片標識符信號和目標行地址，并且基于芯片標識符信號輸出目標行地址和將目標行地址反相而獲得的反相目標行地址之一作為刷新行地址，并對與刷新行地址相對應的存儲單元行執行刷新操作。
7.根據本公開的上述和其他實施例，存儲器件包括第一存儲芯片和第二存儲芯片，第一存儲芯片和第二存儲芯片中的每一個包括多個存儲單元行，其中，第一存儲芯片被配置為響應于刷新命令對與第一刷新行地址相對應的第一存儲單元行執行刷新操作，并且第二存儲芯片被配置為：在第一存儲芯片對第一存儲單元行執行刷新操作時，響應于刷新命令，對與第二刷新行地址相對應的第二存儲單元行執行刷新操作，第二刷新行地址與第一刷新行地址不同。
8.根據本公開的上述和其他實施例，半導體器件包括：存儲控制器，提供模式寄存器設置命令和刷新命令；以及存儲器件，包括堆疊的多個存儲芯片，存儲芯片中的每一個包括多個存儲單元行和刷新計數器，刷新計數器被配置為響應于刷新命令生成用于刷新存儲單元行的目標行地址，其中，模式寄存器設置命令包括用于在響應于刷新命令而執行的刷新操作期間通過將目標行地址反相或者不反相，將目標行地址轉換為刷新行地址的設置值，并且存儲芯片中的每一個被配置為：響應于模式寄存器設置命令將設置值存儲在模式寄存
器中，并且響應于刷新命令對與目標行地址和反相目標行地址之一相對應的存儲單元行執行刷新操作，其中，反相目標行地址是通過基于設置值將目標行地址反相而獲得的。
9.其它特征和實施例可以通過以下詳細描述、附圖和權利要求變得顯而易見。
附圖說明
10.通過參考附圖詳細描述本公開的實施例，本公開的以上和其他實施例和特征將變得更清楚，在附圖中：
11.圖1是根據本公開的一些示例實施例的半導體器件的框圖；
12.圖2是圖1的示例存儲器件的框圖；
13.圖3是圖2的示例存儲器管芯的框圖；
14.圖4是圖3的示例刷新地址生成器的框圖；
15.圖5和圖6是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖；
16.圖7和圖8是圖3的示例存儲電路的框圖；
17.圖9是圖1的另一示例存儲器管芯的框圖；
18.圖10是圖9的示例存儲體地址生成器的框圖；
19.圖11是圖9的另一示例存儲體地址生成器的框圖；
20.圖12和圖13是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖；
21.圖14和圖15是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖；
22.圖16是圖9的示例存儲電路的框圖；
23.圖17是圖9的另一示例存儲電路的框圖；
24.圖18是根據本公開的一些示例實施例的存儲器管芯的框圖；
25.圖19是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖；
26.圖20是根據本公開的一些示例實施例的半導體器件的框圖；以及
27.圖21是根據本公開的一些示例實施例的半導體器件的框圖。
具體實施方式
28.圖1是根據本公開的一些示例實施例的半導體器件的框圖。
29.參照圖1，半導體器件1可以包括存儲控制器10和存儲器件20。
30.存儲控制器10和存儲器件20中的每一個可以包括用于存儲控制器10和存儲器件20之間的通信的接口。存儲控制器10和存儲器件20的接口可以經由控制總線11和數據總線12連接，控制總線11用于傳輸命令cmd、地址addr和時鐘信號clk，數據總線12用于傳輸數據。命令cmd可以被認為包括地址addr。存儲控制器10可以向存儲器件20提供例如刷新命令或用于設置存儲器件20的模式寄存器的命令。
31.存儲控制器10可以生成(或被配置為生成)用于控制存儲器件20的命令cmd，并且可以在存儲控制器10的控制下將數據“data”寫入存儲器件20，或從存儲器件20讀取數據“data”。
32.圖2是圖1的存儲器件的框圖。圖3是圖2的示例存儲器管芯的框圖。
33.參照圖2，存儲器件20可以是堆疊存儲器件，其包括緩沖器管芯100和多個存儲器管芯(200a至200n，其中，n是2或更大的自然數)。存儲器件20可以是堆疊和封裝緩沖器管芯
100和存儲器管芯(200a至200n)的器件。存儲器管芯(200a至200n)可以堆疊在緩沖器管芯100上，并且可以電連接到緩沖器管芯100。存儲器管芯(200a至200n)和緩沖器管芯100可以經由例如硅通孔(tsv)電連接。存儲器管芯(200a至200n)也可以被稱為存儲芯片。
34.緩沖器管芯100可以與存儲控制器10通信。存儲器管芯(200a至200n)中的每一個可以是具有多個dram單元的dram，例如，雙倍數據速率同步dram(ddr sdram)、低功率雙倍數據速率(lpddr)同步dram(sdram)、圖形雙倍數據速率(gddr)sdram、或rambus dram(rdram)。
35.存儲器管芯(200a至200n)可以分別包括芯片標識符(cid)生成器(300a至300n)。cid生成器(300a至300n)可以生成(或被配置為生成)存儲器管芯(200a至200n)的cid，即，第一cid“cid1”至第n cid“cidn”。
36.參照圖3，cid生成信號s_cid可以是m比特信號(其中，m是自然數)，并且cid生成器(300a至300n)可以包括加法器。第一cid生成器300a可以通過將一比特添加到m比特長的cid生成信號s_cid來生成(或被配置為生成)第一cid“cid1”，并且第n cid生成器300n可以通過將一比特添加到第(n-1)cid“cidn-1”來生成(或被配置為生成)第n cid“cidn”。備選地，cid發生器(300a至300n)可以包括存儲第一cid“cid1”至第n cid“cidn”的熔絲電路。第一cid生成器300a可以存儲(或被配置為存儲)第一cid“cid1”，并且第n cid生成器300n可以存儲(或被配置為存儲)第n cid“cidn”。
37.參照圖3，存儲器管芯200a_1可以包括控制邏輯210、地址寄存器220、存儲體控制邏輯230、行地址多路復用器240、刷新計數器242、刷新地址生成器244、列地址鎖存器250、存儲體行解碼器260、列解碼器270、存儲單元陣列280、感測放大器單元285、輸入/輸出門電路290、數據輸入/輸出緩沖器295、cid發生器300和存儲電路400。
38.存儲器管芯(200a至200n)可以與存儲器管芯200a_1基本相同。
39.存儲單元陣列280可以包括多個存儲體陣列(280a至280h)。圖8示出了存儲單元陣列280包括八個存儲體陣列，但本公開不限于此。即，存儲器管芯200a_1可以包括任意數量的存儲體陣列。
40.存儲體陣列(280a至280h)中的每一個可以包括多個字線wl、多個位線btl以及形成在字線wl和位線btl之間的交叉處的多個存儲單元mc。
41.行地址多路復用器240可以包括分別連接到存儲體陣列(280a至280h)的多個存儲體行解碼器(260a至260h)，列解碼器270可以包括分別連接到存儲體陣列(280a至280h)的多個列解碼器(270a至270h)，并且感測放大器單元285可以包括分別連接到存儲體陣列(280a至280h)的多個感測放大器(285a至285h)。
42.地址寄存器220可以從存儲控制器10接收(或被配置為接收)地址addr，該地址包括存儲體地址bank_addr、行地址row_addr和列地址col_addr。地址寄存器220可以向存儲體控制邏輯230提供存儲體地址bank_addr，向行地址多路復用器240提供行地址row_addr，并且向列地址鎖存器250提供列地址col_addr。
43.存儲體控制邏輯230可以響應于存儲體地址bank_addr生成(或被配置為生成)存儲體控制信號。與存儲體地址bank_addr相對應的存儲體行解碼器(260a至260h)之一和與存儲體地址bank_addr相對應的存儲體列解碼器(270a至270h)之一可以響應于存儲體控制信號而被激活。
44.刷新計數器242可以根據(或基于)來自控制邏輯210的控制信號ref順序地輸出目標行地址ref_addr。響應于從存儲控制器10接收到刷新命令，控制邏輯210可以生成(或被配置為生成)控制信號ref，并且可以向刷新計數器242提供控制信號ref。刷新命令可以是給出指令以刷新所有存儲體陣列280a至280d的全存儲體刷新命令。備選地，刷新命令可以是給出指令以刷新存儲體陣列280a至280d中的每一個的每存儲體刷新命令。
45.刷新地址生成器244可以接收(或被配置為接收)目標行地址ref_addr、cid以及cid中的每一個的目標行地址ref_addr的設置值ifs_r。刷新地址生成器244可以基于cid和cid中的每一個的目標行地址ref_addr的設置值ifs_r，輸出(或被配置為輸出)目標行地址ref_addr或通過將目標行地址ref_addr反相而獲得的反相目標行地址作為刷新行地址rra。即，響應于存儲器件20從存儲控制器10接收刷新命令，刷新地址生成器244可以輸出(或被配置為輸出)目標行地址ref_addr或反相目標行地址作為刷新行地址rra。
46.存儲電路400可以基于設置信息if_r存儲(或被配置為存儲)cid中的每一個的目標行地址ref_addr的設置值ifs_r。稍后將參照圖7和圖8描述存儲電路400。
47.行地址多路復用器240可以從地址寄存器220接收(或被配置為接收)行地址row_addr，并且可以從刷新地址生成器244接收(或被配置為接收)刷新行地址rra。行地址多路復用器240可以選擇性地輸出(或被配置為選擇性地輸出)行地址row_addr或刷新行地址rra作為行地址ra。然后，可以將行地址ra應用于存儲體行解碼器(260a至260h)中的每一個。
48.由存儲體控制邏輯230激活的存儲體行解碼器可以對從行地址多路復用器240輸出的行地址ra執行解碼，并且可以激活與解碼的行地址相對應的字線wl。例如，由存儲體控制邏輯230激活的存儲體行解碼器可以將字線驅動電壓施加到與解碼的行地址相對應的字線。
49.列地址鎖存器250可以從地址寄存器220接收(或被配置為接收)列地址col_addr，并且可以臨時存儲列地址col_addr。列地址鎖存器250可以在突發模式中遞增地提高列地址col_addr。列地址鎖存器250可以將臨時存儲的列地址或遞增的列地址施加到列解碼器(270a至270h)中的每一個。
50.由存儲體控制邏輯230激活的存儲體行解碼器可以經由輸入/輸出門電路290激活與存儲體地址bank_addr和列地址col_addr相對應的感測放大器。
51.輸入/輸出門電路290可以包括用于選通輸入/輸出數據的電路、輸入數據掩碼邏輯、用于存儲從存儲體陣列(280a至280h)輸出的數據的讀數據鎖存器、以及用于將數據寫入存儲體陣列(280a至280h)的寫入驅動器。
52.從存儲體陣列(280a至280h)之一讀取的數據dq可以由與從中讀取數據dq的存儲體陣列相對應的感測放大器(285a至285h)之一感測，并且可以存儲在讀數據鎖存器中。然后，可以經由數據輸入/輸出緩沖器295向存儲控制器10提供數據dq。
53.可以向輸入/輸出門電路290提供要寫入存儲體陣列(280a至280h)之一的數據dq，并且輸入/輸出門電路290可以經由寫入驅動器將數據dq寫入與要寫入數據dq的存儲體陣列相對應的存儲體陣列(280a至280h)之一。
54.控制邏輯210可以控制存儲器管芯200a_1的操作。例如，控制邏輯210可以生成(或被配置為生成)控制信號，使得存儲器管芯200a_1可以執行(或被配置為執行)寫入操作或
讀取操作。控制邏輯210可以包括對從存儲控制器10接收到的命令cmd執行解碼的命令解碼器211以及用于基于模式寄存器組mrs設置存儲器管芯200a_1的操作模式的模式寄存器212。
55.圖4是圖3的示例刷新地址生成器的框圖。
56.參照圖3和圖4，設置值ifs_r可以包括第一目標行地址ref_addra至第m目標行地址ref_addrm的第一組設置值(ref_addra_a至ref_addra_n)至第m組設置值(ref_addrm_a至ref_addrm_n)，第一目標行地址ref_addra至第m目標行地址ref_addrm對應于存儲器管芯(200a至200n)中的每一個的第一存儲單元行至第m存儲單元行(或第一字線至第m字線)。例如，設置值ref_addra_a可以是與第一存儲器管芯200a的第一存儲單元行相對應的第一目標行地址ref_addra的設置值，并且設置值ref_addrm_n可以是與第n存儲器管芯200n的第m存儲單元行相對應的第m目標行地址ref_addrm的設置值。即，可以為存儲器管芯(200a至200n)中的每一個(即，為cid中的每一個)設置設置值ifs_r。
57.刷新地址生成器244可以包括多個多路復用器(245_a至245_m)和多個反相器(246_a至246_m)。例如，多路復用器(245_a至245_m)和多個反相器(246_a至246_m)的數量可以與例如包括在存儲器管芯(200a至200n)中的每一個中的存儲單元行的數量相同。
58.多路復用器(245_a至245_m)中的每一個可以選擇cid中的每一個的設置值ifs_r之一，并且可以輸出(或被配置為輸出)所選的設置值作為多個中間信號(sa至sm)之一。多路復用器(245_a至245_m)之一可以接收(或被配置為接收)為一個特定目標行地址的cid中的每一個設置的設置值ifs_r，并且可以輸出(或被配置為輸出)接收到的特定目標行地址的設置值。
59.例如，第m多路復用器245_m可以選擇(或被配置為選擇)與存儲器管芯(200a至200n)的第m存儲單元行相對應的第m目標行地址ref_addrm的設置值ref_addrm_a至ref_addrm_n之一，并且可以輸出(或被配置為輸出)所選的設置值作為第m中間信號sm。第m多路復用器245_m可以基于第n cid“cidn”輸出(或被配置為輸出)與第n存儲器管芯200n的第m存儲單元行相對應的第m目標行地址ref_addr的設置值ref_addrm_n作為第m中間信號sm。
60.反相器(246_a至246_m)可以根據(或基于)中間信號(sa至sm)輸出(或被配置為輸出)目標行地址ref_addr或反相目標行地址作為刷新行地址(rraa至rram)。例如，反相器(246_a至246_m)可以對中間信號(sa至sm)和目標行地址ref_addr執行(或被配置為執行)xor運算。
61.例如，如果中間信號(sa至sm)為邏輯高，則可以輸出反相目標行地址作為刷新行地址(rraa至rram)，并且如果中間信號(sa至sm)為邏輯低，則可以輸出目標行地址ref_addr作為刷新行地址(rraa至rram)。換句話說，如果設置值ifs_r為邏輯高，則可以輸出反相目標行地址作為刷新行地址(rraa至rram)，并且如果設置值ifs_r為邏輯低，則可以輸出目標行地址ref_addr作為刷新行地址(rraa至rram)。即，設置值ifs_r可以是用于確定是否將目標行地址ref_addr反相的值。
62.圖5和圖6是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖。
63.參照圖5和圖6，存儲器件20可以包括第一存儲器管芯200a至第四存儲器管芯200d。第一存儲器管芯200a至第四存儲器管芯200d可以分別具有第一cid至第四cid(“cid00”、“cid01”、“cid10”和“cid11”)。
64.假設第一存儲器管芯200a至第四存儲器管芯200d響應于刷新命令的接收正在對其第一存儲體陣列280a執行刷新操作，并且刷新計數器242輸出與第一存儲器管芯200a至第四存儲器管芯200d的第二存儲單元行相對應的第二目標行地址ref_addr01。
65.多路復用器245可以基于每個cid“cid[1:0]”輸出(或被配置為輸出)第二目標行地址ref_addr01的設置值ref_addr01_00至ref_addr01_11之一作為中間信號s。
[0066]
反相器246可以通過對從刷新計數器242輸出的第二目標行地址ref_addr01和中間信號s執行xor運算來輸出(或被配置為輸出)刷新行地址rra。
[0067]
例如，第一cid“cid00”的設置值ref_addr01_00和第三cid“cid10”的設置值ref_addr01_10可以為邏輯低，并且第二cid“cid01”的設置值ref_addr01_01和第四cid“cid11”的設置值ref_addr01_11可以為邏輯高。即，與第一存儲器管芯200a至第四存儲器管芯200d的第二存儲單元行相對應的第二目標行地址ref_addr01可以被設置為反相，以用于第二存儲器管芯200b和第四存儲器管芯200d的第二存儲單元行。因此，第一存儲器管芯200a和第三存儲器管芯200c可以接收(或被配置為接收)第二目標行地址ref_addr01作為刷新行地址rra01，并且第二存儲器管芯200b和第四存儲器管芯200d可以接收(或被配置為接收)通過將第二目標行地址ref_addr01反相而獲得的反相第二目標行地址作為刷新行地址rra10。即，第一存儲器管芯200a和第三存儲器管芯200c可以從第二存儲器管芯200b和第四存儲器管芯200d接收(或被配置為接收)不同的刷新行地址。
[0068]
第一存儲器管芯200a和第三存儲器管芯200c可以對其與刷新行地址rra01相對應的存儲單元行執行(或被配置為執行)刷新操作，并且第二存儲器管芯200b和第四存儲器管芯200d可以對其與刷新行地址rra10相對應的存儲單元行執行(或被配置為執行)刷新操作。因此，執行刷新操作的第一存儲器管芯200a的存儲單元行可以不與執行刷新操作的第二存儲器管芯200b的存儲單元行重疊，并且執行刷新操作的第三存儲器管芯200c的存儲單元行可以不與執行刷新操作的第四存儲器管芯200d的存儲單元行重疊。即，執行刷新操作的一對相鄰的存儲器管芯的存儲單元行可以不彼此重疊。這里，術語“一對相鄰的存儲器管芯”是指兩個存儲器管芯，它們之間沒有插入的存儲器管芯。
[0069]
例如，與第一存儲器管芯200a的刷新行地址rra01相對應的存儲單元行可以是第一存儲體陣列280a中從最上面的存儲單元行(例如，與刷新行地址rra11相對應的存儲單元行)開始的第k存儲單元行，并且與第二存儲管芯200b的刷新行地址rra10相對應的存儲單元行可以是第一存儲體陣列280a中從最下面的存儲單元行(例如，與刷新行地址rra00相對應的存儲單元行)開始的第k存儲單元行。與第一存儲器管芯200a的刷新行地址rra01相對應的存儲單元行可以是第一存儲體陣列280a中從最上面的存儲單元行開始的第二存儲單元行，并且與第二存儲管芯200b的刷新行地址rra10相對應的存儲單元行可以是第一存儲體陣列280a中從最下面的存儲單元行開始的第二存儲單元行。與第一存儲器管芯200a的刷新行地址rra01相對應的存儲單元行和與第二存儲器管芯200b的刷新行地址rra10相對應的存儲單元行可以相對于平行于第一存儲體陣列280a中的存儲單元行延伸的第一存儲體陣列280a的中心線彼此重疊。
[0070]
例如，與第一存儲器管芯200a的刷新行地址rra01相對應的存儲單元行可以和與第三存儲器管芯200c的刷新行地址rra01相對應的存儲單元行重疊，并且與第二存儲器管芯200b的刷新行地址rra10相對應的存儲單元行可以和與第四存儲器管芯200d的刷新行地
址rra10相對應的存儲單元行重疊。
[0071]
堆疊多個存儲器管芯的存儲器件可能容易受到功率噪聲或熱量的影響。具體地，當存儲器件執行刷新操作時，可以刷新存儲管芯中的每一個中的相同存儲體陣列中的相同存儲單元行，使得可以生成大量的功率噪聲和熱量。
[0072]
相反，存儲器件20可以控制第一存儲管芯200a至第四存儲管芯200d的計數行地址中的每一個。存儲器件20可以確定是否將第一存儲管芯200a至第四存儲管芯200d的計數行地址中的每一個反相，并且可以通過將第一存儲器管芯200a至第四存儲器管芯200d的計數行地址反相或不反相來生成(或被配置為生成)刷新行地址。存儲器件20可以生成(或被配置為生成)存儲管芯200a至200d的計數行地址的刷新存儲體地址，使得可以分散來自存儲管芯的功率噪聲和熱量。具體地，與向一對相鄰的存儲器管芯提供的相同刷新行地址相對應的存儲單元行可以被配置為彼此不重疊。因此，即使第一存儲器管芯200a至第四存儲器管芯200d被堆疊，也可以適當地分散功率噪聲和熱量。
[0073]
圖7和圖8是圖3的示例存儲電路的框圖。
[0074]
參照圖7，存儲電路400_1可以被實現為熔絲陣列或反熔絲陣列。熔絲陣列或反熔絲陣列可以包括多個熔絲的陣列或多個反熔絲的陣列。
[0075]
例如，在熔絲或反熔絲由外部激光設備編程的情況下，設置值ifs_r可以由熔絲或反熔絲以非易失方式存儲。
[0076]
在另一示例中，在熔絲或反熔絲由電信號(例如，高壓信號)編程的情況下，設置值ifs_r可以通過來自存儲器件20的制造商的輸入以易失性方式存儲，或者可以在存儲器件20釋放之后通過來自用戶的輸入以非易失性方式存儲。
[0077]
參照圖8，存儲電路400_2可以被實現為模式寄存器212。設置值ifs_r可以根據(或基于)從用戶輸入的設置信息if_r存儲在模式寄存器212中。在存儲器件20的初始操作期間，設置值ifs_r可以作為模式寄存器設置(mrs)代碼提供給刷新地址生成器244。備選地，響應于從存儲控制器10接收到用于設置模式寄存器212的命令，設置值ifs_r可以存儲在模式寄存器212中。例如，設置值ifs_r可以響應于接收到雙倍數據速率4(ddr4)mrs命令或雙倍數據速率5(ddr5)模式寄存器寫入(mrw)命令而存儲在模式寄存器212中。
[0078]
圖9是圖1的另一示例存儲器管芯的框圖。圖10是圖9的示例存儲體地址生成器的框圖。為方便起見，下文將描述圖9的存儲器管芯，主要集中于圖2的存儲器管芯。
[0079]
參照圖9的存儲器管芯200a_2，刷新計數器242可以根據(或基于)來自控制邏輯210的控制信號順序地輸出目標行地址ref_addr，并且行地址多路復用器240可以從刷新計數器242接收(或被配置為接收)目標行地址ref_addr。行地址多路復用器240可以選擇性地輸出(或被配置為選擇性地輸出)行地址row_addr或目標行地址ref_addr作為行地址ra。
[0080]
存儲器管芯200a_2還可以包括存儲體地址生成器234。存儲體地址生成器234可以接收(或被配置為接收)存儲體地址bank_addr、cid和用于cid中的每一個的存儲體地址bank_addr的設置值ifs_b。存儲體地址生成器234可以基于cid和用于cid中的每一個的存儲體地址bank_addr的設置值ifs_b，輸出(或被配置為輸出)存儲體地址bank_addr或通過將存儲體地址bank_addr反相而獲得的反相存儲體地址作為刷新存儲體地址rba。存儲體控制邏輯230可以響應于刷新存儲體地址rba生成(或被配置為生成)存儲體控制信號。
[0081]
參照圖9和圖10，選擇電路225可以設置在地址寄存器220和存儲體地址生成器234
之間。選擇電路225可以從地址寄存器220接收(或被配置為接收)存儲體地址bank_addr，并且可以根據(或基于)控制信號ref向存儲體地址生成器234和存儲體控制邏輯230之一提供存儲體地址bank_addr。
[0082]
響應于從存儲控制器10接收到刷新命令，控制邏輯210可以生成(或被配置為生成)控制信號ref，并且可以向選擇電路225提供控制信號ref。刷新命令例如可以是給出指令以刷新多個存儲體陣列(280a至280h)中的每一個的每存儲體刷新命令。如果接收到控制信號ref，則選擇電路225可以向存儲體地址生成器234提供存儲體地址bank_addr，并且如果沒有接收到控制信號ref，則可以向存儲體控制邏輯230提供存儲體地址bank_addr。
[0083]
備選地，選擇電路225可以設置在存儲體地址生成器234和存儲體控制邏輯230之間。如果接收到控制信號ref，則選擇電路225可以向存儲體控制邏輯230提供刷新存儲體地址rba，并且如果沒有接收到控制信號ref，則可以向存儲體控制邏輯230提供存儲體地址bank_addr。
[0084]
存儲電路400可以存儲(或被配置為存儲)用于cid中的每一個的存儲體地址bank_addr的設置值ifs_b。稍后將參照圖16和圖17描述存儲電路400。
[0085]
圖11是圖9的另一示例存儲體地址生成器的框圖。
[0086]
參照圖9和圖11，設置值ifs_b可以包括第一存儲體地址bank_addra至第h存儲體地址bank_addrh的第一組設置值(bank_addra_a至bank_addra_n)～第h組設置值(bank_addrh_a至bank_addrh_n)，第一存儲體地址bank_addra至第h存儲體地址bank_addrh對應于存儲器管芯(200a至200n)中的每一個的第一存儲體陣列280a至第h存儲體陣列280h。例如，設置值bank_addra_a可以是與第一存儲器管芯200a的第一存儲體陣列280a相對應的第一存儲體地址bank_addra的設置值，并且設置值bank_addrh_n可以是與第n存儲器管芯200n的第h存儲體陣列280h相對應的第h存儲體地址bank_addrh的設置值。即，可以為存儲器管芯(200a至200n)中的每一個(即，為cid中的每一個)設置設置值ifs_b。
[0087]
存儲體地址生成器234可以包括多個多路復用器(235_a至235_h)和多個反相器(236_a至236_h)。多路復用器(235_a至235_h)和多個反相器(236_a至236_h)的數量可以與例如包括在存儲器管芯(200a至200n)中的每一個中的存儲體陣列(280a至280h)的數量相同。
[0088]
多路復用器(235_a至235_h)中的每一個可以為cid中的每一個選擇(或被配置為選擇)設置值ifs_b之一，并且可以輸出(或被配置為輸出)所選的設置值作為多個中間信號(sa至sh)之一。多路復用器(235_a至235_h)之一可以接收(或被配置為接收)針對一個存儲體地址的cid中的每一個設置的設置值ifs_b，并且可以輸出(或被配置為輸出)接收到的特定存儲體地址的設置值。
[0089]
例如，第h多路復用器235_h可以選擇(或被配置為選擇)存儲器管芯(200a至200n)的第h組存儲體陣列280h的設置值bank_addrh_a至bank_addrh_n之一，并且可以輸出(或被配置為輸出)所選的設置值作為第h中間信號sh。第h多路復用器235_h可以基于第n_cid“cidn”輸出(或被配置為輸出)與第n存儲器管芯200n的第h存儲體陣列280h相對應的第h存儲體地址bank_addrh的設置值bank_addrh_n作為第h中間信號sh。
[0090]
反相器(236_a至236_h)可以根據(或基于)中間信號(sa至sh)，輸出(或配置為輸出)存儲體地址bank_addr或反相存儲體地址作為刷新存儲體地址(rbaa至rbah)。例如，反
相器(236_a至236_h)可以對中間信號(sa至sh)和存儲體地址bank_addr執行(或被配置為執行)xor運算。
[0091]
例如，如果中間信號(sa至sh)為邏輯高，則可以輸出反相存儲體地址作為刷新存儲體地址(rbaa至rbah)，并且如果中間信號(sa至sh)為邏輯低，則可以輸出存儲體地址bank_addr作為刷新存儲體地址(rbaa至rbah)。換言之，如果設置值ifs_b為邏輯高，則可以輸出反相存儲體地址作為刷新行地址(rraa至rram)，并且如果設置值ifs_b為邏輯低，則可以輸出存儲體地址bank_addr作為刷新存儲體地址(rbaa至rbah)。即，設置值ifs_b可以是用于確定是否將存儲體地址bank_addr反相的值。
[0092]
圖12和圖13是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖。
[0093]
參照圖12和圖13，存儲器件20可以包括第一存儲器管芯200a至第四存儲器管芯200d。第一存儲器管芯200a至第四存儲器管芯200d可以分別具有第一cid至第四cid(“cid00”、“cid01”、“cid10”和“cid11”)。第一存儲器管芯200a至第四存儲器管芯200d中的每一個可以包括第一存儲體陣列280a至第四存儲體陣列280d。第一存儲體地址bank_addr00至第四存儲體地址bank_addr11可以分別對應于第一存儲體陣列280a至第四存儲體陣列280d。
[0094]
假設第一存儲器管芯200a至第四存儲器管芯200d接收刷新命令，并且地址寄存器220輸出第一存儲體地址bank_addr00。
[0095]
多路復用器245可以基于每個cid“cid[1:0]”輸出(或被配置為輸出)與第一存儲體陣列280a相對應的第一存儲體地址bank_addr00的設置值bank_addr00_00至bank_addr00_11之一作為中間信號s。
[0096]
反相器236可以通過對中間信號s和從地址寄存器220輸出的第一存儲體地址bank_addr00執行xor運算來輸出(或被配置為輸出)刷新存儲體地址rba。
[0097]
例如，第一cid“cid00”的設置值bank_addr0_00和第三cid“cid10”的設置值bank_addr01_10可以為邏輯低，并且第二cid“cid01”的設置值bank_addr01_01和第四cid“cid11”的設置值bank_addr01_11可以為邏輯高。即，與第一存儲器管芯200a至第四存儲器管芯200d中的每一個的第一存儲體陣列280a相對應的第一存儲體地址bank_addr00可以被設置為反相，以用于第二存儲管芯200b和第四存儲管芯200d的第一存儲體陣列280a。因此，第一存儲器管芯200a和第三存儲器管芯200c可以接收第一存儲體地址bank_addr00作為刷新存儲體地址rba00，并且第二存儲器管芯200b和第四存儲器管芯200d可以接收通過將第一存儲體地址bank_addr00反相而獲得的第一存儲體地址作為刷新存儲體地址rrb11。即，第一存儲器管芯200a和第三存儲器管芯200c可以從第二存儲器管芯200b和第四存儲器管芯200d接收不同的刷新存儲體地址。
[0098]
第一存儲器管芯200a和第三存儲器管芯200c可以對其與刷新存儲體地址rba00相對應的第一存儲體陣列280a執行(或被配置為執行)刷新操作，并且第二存儲器管芯200b和第四存儲器管芯200d可以對其與刷新存儲體地址rba11相對應的第四存儲體陣列280d執行(或被配置為執行)刷新操作。第一存儲器管芯200a和第三存儲器管芯200c可以對其第一存儲體陣列280a的與第二目標行地址ref_addr01相對應的存儲單元行執行(或被配置為執行)刷新操作，并且第二存儲器管芯200b和第四存儲器管芯200d可以對其第四存儲體陣列280d的與第二目標行地址ref_addr01相對應的存儲單元行執行(或被配置為執行)刷新操
作。
[0099]
執行刷新操作的第一存儲器管芯200a的第一存儲體陣列280a可以不與執行刷新操作的第二存儲器管芯200b的第四存儲體陣列280d重疊，并且執行刷新操作的第三存儲器管芯200c的第一存儲體陣列280a可以不與執行刷新操作的第四存儲器管芯200d的第四存儲體陣列280d重疊。即，執行刷新操作的一對相鄰的存儲器管芯的存儲體陣列可以彼此不重疊。
[0100]
例如，第一存儲器管芯200a的與刷新存儲體地址rba00相對應的第一存儲體陣列280a可以與第三存儲器管芯200c的與刷新存儲體地址rba11相對應的第四存儲體陣列280d重疊，并且第二存儲器管芯200b的與刷新存儲體地址rba00相對應的第一存儲體陣列280a可以與第四存儲器管芯200d的與刷新存儲體地址rba11相對應的第四存儲體陣列280d重疊。
[0101]
存儲器件20可以控制第一存儲管芯200a至第四存儲管芯200d中的每一個的多個存儲體地址bank_addr。存儲器件20可以確定是否將存儲體地址bank_addr反相，并且可以通過將存儲體地址bank_addr反相或不反相來生成(或被配置為生成)刷新存儲體地址rba。存儲器件20可以生成(或被配置為生成)存儲體地址bank_addr的刷新存儲體地址rba，使得可以適當地分散功率噪聲和熱量。
[0102]
圖14和圖15是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖。
[0103]
參照圖14和圖15，存儲器件20可以包括第一存儲器管芯200a至第四存儲器管芯200d。第一存儲器管芯200a至第四存儲器管芯200d可以分別具有第一cid至第四cid(“cid00”、“cid01”、“cid10”和“cid11”)。第一存儲器管芯200a至第四存儲器管芯200d中的每一個可以包括第一存儲體陣列280a至第四存儲體陣列280d。第一存儲體地址bank_addr00至第四存儲體地址bank_addr11可以分別對應于第一存儲體陣列280a至第四存儲體陣列280d。
[0104]
第一存儲器管芯200a至第四存儲器管芯200d中的每一個可以接收例如給出指令以刷新第一存儲體陣列280a至第四存儲體陣列280d中的每一個的每存儲體刷新命令，并且可以執行(或被配置為執行)刷新操作。
[0105]
在地址寄存器220輸出與第一存儲器管芯200a至第四存儲器管芯200d的第一存儲體陣列280a相對應的第一存儲體地址bank_addr00的情況下，存儲體地址生成器234(包括多路復用器235_a-235_d和反相器236_a-236_d)可以輸出(或被配置為輸出)第一存儲體地址bank_addr00作為第一cid“cid00”和第三cid“cid10”的刷新存儲體地址rba00，并且可以輸出(或被配置為輸出)通過將第一存儲體地址bank_addr00反相而獲得的反相第一存儲體地址作為第二cid“cid01”和第四cid“cid11”的刷新存儲體地址rba11。因此，第一存儲器管芯200a和第三存儲器管芯200c可以對其與刷新存儲體地址rba00相對應的第一存儲體陣列280a執行(或被配置為執行)刷新操作，并且同時，第二存儲器管芯200b和第四存儲器管芯200d可以對其與刷新存儲體地址rba11相對應的第四存儲體陣列280d執行(或被配置為執行)刷新操作(
①
)。
[0106]
在地址寄存器220輸出與第一存儲器管芯200a至第四存儲器管芯200d的第二存儲體陣列280b相對應的第二存儲體地址bank_addr01的情況下，第二存儲器管芯200b和第四存儲器管芯200d可以對其與刷新存儲體地址rba01相對應的第二存儲體陣列280b執行(或
被配置為執行)刷新操作，并且同時，第一存儲器管芯200a和第三存儲器管芯200c可以對其與刷新存儲體地址rba10相對應的第三存儲體陣列280c執行(或被配置為執行)刷新操作(
②
)。
[0107]
在地址寄存器220輸出與第一存儲器管芯200a至第四存儲器管芯200d的第三存儲體陣列280c相對應的第三存儲體地址bank_addr10的情況下，第一存儲器管芯200a和第三存儲器管芯200c可以對其與刷新存儲體地址rba10相對應的第三存儲體陣列280c執行(或被配置為執行)刷新操作，并且同時，第二存儲器管芯200b和第四存儲器管芯200d可以對其與刷新存儲體地址rba01相對應的第二存儲體陣列280b執行(或被配置為執行)刷新操作(
③
)。
[0108]
在地址寄存器220輸出與第一存儲器管芯200a至第四存儲器管芯200d的第四存儲體陣列280d相對應的第四存儲體地址bank_addr11的情況下，第一存儲器管芯200a和第三存儲器管芯200c可以對其與刷新存儲體地址rba11相對應的第四存儲體陣列280d執行(或被配置為執行)刷新操作，并且同時，第二存儲器管芯200b和第四存儲器管芯200d可以對其與刷新存儲體地址rba00相對應的第一存儲體陣列280a執行(或被配置為執行)刷新操作(
④
)。
[0109]
圖16是圖9的示例存儲電路的框圖。
[0110]
參照圖16，存儲電路400_3可以被實現為熔絲陣列或反熔絲陣列。熔絲陣列或反熔絲陣列可以包括多個熔絲的陣列或多個反熔絲的陣列。
[0111]
例如，在熔絲或反熔絲由外部激光設備編程的情況下，設置值ifs_b可以由熔絲或反熔絲以非易失方式存儲。
[0112]
在另一示例中，在熔絲或反熔絲由電信號(例如，高壓信號)編程的情況下，設置值ifs_b可以通過來自存儲器件20的制造商的輸入以易失性方式存儲，或者可以在存儲器件20釋放之后通過來自用戶的輸入以非易失性方式存儲。
[0113]
圖17是圖9的另一示例存儲電路的框圖。
[0114]
參照圖17，存儲電路400_4可以被實現為模式寄存器212。設置值ifs_b可以根據(或基于)從用戶輸入的設置信息if_b存儲在模式寄存器212中。在存儲器件20的初始操作期間，設置值ifs_b可以作為mrs代碼提供給刷新地址生成器244。備選地，響應于從存儲控制器10接收到用于設置模式寄存器212的命令，設置值ifs_b可以存儲在模式寄存器212中。例如，設置值ifs_r可以響應于接收到ddr4 mrs命令或ddr5 mrw命令而存儲在模式寄存器212中。
[0115]
圖18是根據本公開的一些示例實施例的存儲器管芯的框圖。圖19是用于說明根據本公開的一些示例實施例的存儲器件的操作的框圖。下文將描述圖18和圖19的實施例，主要集中于圖2的實施例。
[0116]
參照圖18，存儲器管芯200a_3可以包括刷新地址生成器244和存儲體地址生成器234。刷新地址生成器244可以對應于圖2的對應物，并且存儲體地址生成器234可以對應于圖9的對應物。
[0117]
響應于從存儲控制器10接收刷到新命令，控制邏輯210可以生成(或被配置為生成)控制信號ref，并且可以向刷新計數器242或選擇電路(見圖10的“225”)提供控制信號ref。刷新命令例如可以是給出指令以刷新多個存儲體陣列(280a至280h)中的每一個的每
存儲體刷新命令。
[0118]
在存儲器件20接收到刷新命令的情況下，刷新地址生成器244可以輸出(或被配置為輸出)目標行地址ref_addr或通過將目標行地址ref_addr反相而獲得的反相目標行地址作為行地址rra，并且存儲體地址生成器234可以輸出(或被配置為輸出)存儲體地址bank_addr和通過將存儲體地址bank_addr反相而獲得的反相存儲體地址作為刷新存儲體地址rba。即，存儲器管芯200a_3可以控制刷新行地址rra和刷新存儲體地址rba。
[0119]
例如，假設圖18的設置值ifs_r與圖12的設置值相同，圖18的設置值ifs_b與圖14的設置值相同，第一存儲器管芯200a至第四存儲器管芯200d響應于接收到刷新命令正在對其第一存儲體陣列280a執行每存儲體刷新操作，并且刷新計數器242輸出與第一存儲器管芯200a至第四存儲器管芯200d的第二存儲單元行相對應的第二目標行地址ref_addr01。
[0120]
參照圖19，第一存儲器管芯200a可以對其第一存儲體陣列280a的與刷新行地址rra01相對應的存儲單元行執行(或被配置為執行)刷新操作。同時，第二存儲器管芯200b可以對其第四存儲體陣列280d的與刷新行地址rra10相對應的存儲單元行執行(或被配置為執行)刷新操作，第三存儲器管芯200c可以對其第一存儲體陣列280a的與刷新行地址rra01相對應的存儲單元行執行(或被配置為執行)刷新操作，并且第四存儲器管芯200d可以對其第四存儲體陣列280d的與刷新行地址rra10相對應的存儲單元行執行(或被配置為執行)刷新操作。
[0121]
即，在每存儲體刷新操作期間，存儲器件20不僅可以控制第一存儲管芯200a至第四存儲管芯200d的第一存儲體陣列280a至第四存儲體陣列280d，還可以控制第一存儲器管芯200a至第四存儲器管芯200d的第一存儲體陣列280至第四存儲體陣列280d中的每一個的存儲單元行彼此重疊。
[0122]
再次參照圖18，存儲電路400可以存儲(或被配置為存儲)每個cid的目標行地址ref_addr的設置值ifs_r和每個cid的存儲體地址bank_addr的設置值ifs_b。存儲電路400可以對應于圖7、圖8、圖16和圖17中任何一個的對應物。
[0123]
圖20是根據本公開的一些示例實施例的半導體器件的框圖。
[0124]
參照圖20，半導體器件1000可以應用于三維(3d)芯片結構。半導體器件1000可以包括封裝襯底1100、片上系統(soc)1200和存儲器件1300。
[0125]
soc 1200可以設置在封裝襯底1100上。soc 1200可以經由倒裝芯片凸塊1150連接到封裝襯底1100。
[0126]
soc 1200可以包括能夠針對半導體器件1000支持的各種應用執行各種操作的處理器。例如，soc 1200可以包括中央處理單元(cpu)、圖像信號處理器(isp)、數字信號處理器(dsp)、圖形處理單元(gpu)、視覺處理單元(vpu)和神經處理單元(npu)中的至少一個。soc 1200可以包括電連接到緩沖器管芯(未示出)的物理層。soc 1200可以在存儲器件1300中存儲(或被配置為存儲)每個操作所需的數據，或者可以從存儲器件1300讀取(或被配置為讀取)每個操作所需的數據。soc 1200可以包括圖1的存儲控制器10。
[0127]
存儲器件1300可以包括堆疊的多個存儲器管芯1310、1320、1330和1340。存儲器管芯1310、1320、1330和1340可以形成高帶寬存儲器(hbm)結構。為了實現hbm結構，tsv 1350形成在存儲器管芯1310、1320、1330和1340中。tsv 1350可以電連接到形成在存儲器管芯1310、1320、1330和1340之間的微凸塊1250。存儲器管芯1310、1320、1330和1340可以對應于
圖2的存儲器管芯200a至200n。
[0128]
盡管沒有具體說明，但緩沖器管芯或邏輯管芯可以設置在存儲器管芯1310和soc 1200之間。緩沖器管芯可以對應于圖2的緩沖器管芯100。
[0129]
圖21是根據本公開的一些示例實施例的半導體器件的框圖。
[0130]
參照圖21，半導體器件2000可以應用于2.5維(2.5d)芯片結構。半導體器件2000可以包括封裝襯底2100、中介層2155、soc 2200和存儲器件2300。圖21的封裝襯底2100、soc 2200、微凸塊2250、存儲器件2300和tsv 2350可以分別對應于圖20的封裝襯底1100、soc 1200、微凸塊1250、存儲器件1300和tsv 1350。
[0131]
中介層2155可以設置在封裝襯底2100上。中介層2155可以經由倒裝芯片凸塊2150連接到封裝襯底2100。中介層2155可以用導線連接存儲器件2300和soc 2200。存儲器件2300和soc 2200可以經由微凸塊2250連接到中介層2155。
[0132]
另外，半導體器件1和/或包括在其中的組件可以包括和/或包括在處理電路(例如，包括邏輯電路的硬件；硬件/軟件組合，例如執行軟件的處理器；或它們的組合)中。例如，處理電路可以包括但不限于中央處理單元(cpu)、存儲控制器、算術邏輯單元(alu)、數字信號處理器、微型計算機、現場可編程門陣列(fpga)、可編程邏輯單元、微處理器、專用集成電路(asic)等。
[0133]
以上已經參照附圖描述了本公開的實施例，但是本公開不限于此，并且可以以各種不同的形式實施。應當理解，本公開可以在不改變本公開的技術精神或主旨的情況下以其他特定形式實施。因此，應當理解，闡述的實施例在所有方面都是說明性的，而不是限制性的。
技術特征：
1.一種存儲器件，包括：堆疊的多個存儲芯片,其中，所述存儲芯片中的每一個包括：存儲單元陣列，包括多個存儲單元行，芯片標識符生成器，被配置為生成指示所述存儲芯片中的每一個的芯片標識符的芯片標識符信號，刷新計數器，被配置為響應于刷新命令生成用于刷新所述存儲單元行的目標行地址，以及目標行地址生成器，被配置為：接收所述芯片標識符信號和所述目標行地址，并且基于所述芯片標識符信號輸出所述目標行地址和反相目標行地址之一作為刷新行地址，并對與所述刷新行地址相對應的存儲單元行執行刷新操作，其中，所述反相目標行地址是通過將所述目標行地址反相而獲得的。2.根據權利要求1所述的存儲器件，其中，所述目標行地址生成器包括：多路復用器，被配置為輸出與包括在對應存儲芯片中的所述存儲單元行相對應的所述目標行地址的多個設置值之一作為中間信號，以及反相器，被配置為基于所述中間信號輸出所述目標行地址和所述反相目標行地址之一作為所述刷新行地址。3.根據權利要求2所述的存儲器件，其中，所述反相器被配置為對所述目標行地址和所述中間信號執行xor運算。4.根據權利要求1所述的存儲器件，其中：所述存儲芯片中的每一個還包括存儲電路，所述存儲電路被配置為存儲與包括在對應存儲芯片中的所述存儲單元行相對應的所述目標行地址的設置值，并且所述目標行地址生成器被配置為：從所述存儲電路接收所述設置值，并基于所述芯片標識符信號和所述設置值輸出所述目標行地址和所述反相目標行地址之一作為所述刷新行地址。5.根據權利要求4所述的存儲器件，其中，所述存儲電路包括熔絲電路和反熔絲電路中的至少一種。6.根據權利要求4所述的存儲器件，其中：所述存儲芯片中的每一個還包括控制邏輯，所述控制邏輯包括模式寄存器，所述模式寄存器被配置為存儲用于控制所述對應存儲芯片的操作的值，并且所述模式寄存器包括所述存儲電路。7.根據權利要求6所述的存儲器件，其中，所述控制邏輯被配置為響應于用于設置所述模式寄存器的模式寄存器設置命令，將所述設置值存儲在所述模式寄存器中。8.根據權利要求1所述的存儲器件，其中：所述存儲單元陣列包括多個存儲體陣列，所述多個存儲體陣列包括所述存儲單元行，并且所述存儲芯片中的每一個還包括存儲體地址生成器，所述存儲體地址生成器被配置為：響應于所述刷新命令和存儲體地址而輸出所述存儲體地址和反相存儲體地址之一作為刷新存儲體地址，并基于所述刷新存儲體地址和與所述刷新行地址相對應的存儲單元行對
存儲體陣列執行所述刷新操作，其中，所述反相存儲體地址是通過將所述存儲體地址反相而獲得的。9.根據權利要求8所述的存儲器件，其中，所述存儲體地址生成器包括：多路復用器，被配置為輸出與包括在所述存儲芯片中的每一個中的所述多個存儲體陣列相對應的存儲體地址的設置值之一作為中間信號，以及反相器，被配置為基于所述中間信號輸出所述存儲體地址和所述反相存儲體地址之一作為所述刷新存儲體地址。10.根據權利要求8所述的存儲器件，其中，所述刷新命令是給出指令以刷新所述存儲體陣列中的每一個的每個存儲體刷新命令。11.一種存儲器件，包括：第一存儲芯片和第二存儲芯片，所述第一存儲芯片包括第一多個存儲單元行，并且所述第二存儲芯片包括第二多個存儲單元行，其中，所述第一存儲芯片被配置為：響應于刷新命令，對所述第一多個存儲單元行中的與第一刷新行地址相對應的第一存儲單元行執行刷新操作，并且所述第二存儲芯片被配置為：在所述第一存儲芯片對所述第一存儲單元行執行所述刷新操作時，響應于所述刷新命令，對所述第一多個存儲單元行中的與第二刷新行地址相對應的第二存儲單元行執行所述刷新操作，所述第二刷新行地址與所述第一刷新行地址不同。12.根據權利要求11所述的存儲器件，其中：所述第二存儲芯片在所述第一存儲芯片上，并且所述第二存儲單元行不與所述第一存儲單元行重疊。13.根據權利要求12所述的存儲器件，其中，所述第一存儲芯片和所述第二存儲芯片彼此最接近，并且，所述第一存儲芯片和所述第二存儲芯片之間沒有插入的存儲芯片。14.根據權利要求11所述的存儲器件，其中：所述第一存儲單元行是從所述第一存儲芯片的最上面的存儲單元行開始的第k存儲單元行，其中，k是自然數，并且所述第二存儲單元行是從所述第二存儲芯片的最下面的存儲單元行開始的第k存儲單元行。15.根據權利要求11所述的存儲器件，其中：所述第一存儲芯片包括第一多個存儲體陣列，所述第一多個存儲體陣列包括所述第一多個存儲單元行，并且所述第二存儲芯片包括第二多個存儲體陣列，所述第二多個存儲體陣列包括所述第二多個存儲單元行，所述第一存儲單元行包括在所述第一存儲芯片的所述第一多個存儲體陣列中的第一存儲體陣列中，所述第二存儲單元行包括在所述第二存儲芯片的所述第二多個存儲體陣列中的第二存儲體陣列中，所述第二存儲芯片在所述第一存儲芯片上，并且所述第二存儲體陣列與所述第一存儲體陣列重疊。
16.根據權利要求11所述的存儲器件，其中：所述第一存儲芯片包括第一多個存儲體陣列，所述第一多個存儲體陣列包括所述第一多個存儲單元行，并且所述第二存儲芯片包括第二多個存儲體陣列，所述第二多個存儲體陣列包括所述第二多個存儲單元行，所述第一存儲單元行包括在所述第一存儲芯片的所述第一多個存儲體陣列中的第一存儲體陣列中，所述第二存儲單元行包括在所述第二存儲芯片的所述第二多個存儲體陣列中的第二存儲體陣列中，所述第二存儲芯片在所述第一存儲芯片上，并且所述第二存儲體陣列不與所述第一存儲體陣列重疊。17.根據權利要求11所述的存儲器件，還包括：第三存儲芯片，包括第三多個存儲單元行，以及第四存儲芯片，包括第四多個存儲單元行，其中，所述第三存儲芯片被配置為：在所述第一存儲芯片對所述第一存儲芯片的第一存儲單元行執行所述刷新操作時，響應于所述刷新命令，對所述第三多個存儲單元行中的與第三刷新行地址相對應的第三存儲單元行執行所述刷新操作，并且所述第四存儲芯片被配置為：在所述第一存儲芯片對所述第一存儲芯片的所述第一存儲單元行執行所述刷新操作時，響應于所述刷新命令，對所述第四多個存儲單元行中的與第四刷新行地址相對應的第四存儲單元行執行所述刷新操作，所述第四刷新行地址與所述第三刷新行地址不同。18.根據權利要求17所述的存儲器件，其中：所述第一存儲芯片、所述第二存儲芯片、所述第三存儲芯片和所述第四存儲芯片順序地堆疊，所述第二存儲單元行與所述第四存儲單元行重疊，并且所述第一存儲單元行與所述第三存儲單元行重疊。19.根據權利要求11所述的存儲器件，其中：所述第一存儲芯片包括第一存儲體陣列和第二存儲體陣列，所述第一存儲體陣列包括所述第一多個存儲單元行的第一部分，所述第二存儲體陣列包括所述第一多個存儲單元行的第二部分，并且所述第一存儲體陣列中的所述第一多個存儲單元行的所述第一部分的第一存儲單元行的位置與所述第二存儲體陣列中的所述第一多個存儲單元行的所述第二部分的第一存儲單元行的位置不同。20.一種半導體器件，包括：存儲控制器，被配置為提供模式寄存器設置命令和刷新命令；以及存儲器件，包括堆疊的多個存儲芯片，所述存儲芯片中的每一個包括多個存儲單元行和刷新計數器，所述刷新計數器被配置為響應于所述刷新命令生成用于刷新所述存儲單元行的目標行地址，其中，
所述模式寄存器設置命令包括用于在響應于所述刷新命令而執行的刷新操作期間通過將所述目標行地址反相或者不反相，將所述目標行地址轉換為刷新行地址的設置值，并且所述存儲芯片中的每一個被配置為：響應于所述模式寄存器設置命令將所述設置值存儲在模式寄存器中，并且響應于所述刷新命令對與所述目標行地址和反相目標行地址之一相對應的存儲單元行執行所述刷新操作，其中，所述反相目標行地址是通過基于所述設置值將所述目標行地址反相而獲得的。
技術總結
提供了一種存儲器件。該存儲器件包括：堆疊的多個存儲芯片，其中，存儲芯片中的每一個包括存儲單元陣列，該存儲單元陣列包括多個存儲單元行；芯片標識符生成器，被配置為生成指示存儲芯片中的每一個的芯片標識符的芯片標識符信號；刷新計數器，被配置為響應于刷新命令生成用于刷新存儲單元行的目標行地址；以及目標行地址生成器，接收芯片標識符信號和目標行地址，并且基于芯片標識符信號輸出目標行地址和將目標行地址反相而獲得的反相目標行地址之一作為刷新行地址，并對與刷新行地址相對應的存儲單元行執行刷新操作。應的存儲單元行執行刷新操作。應的存儲單元行執行刷新操作。
