一種用于ADC的高精度張弛振蕩器
一種用于adc的高精度張弛振蕩器
技術領域
1.本發明涉及電路設計技術領域，尤其是一種用于adc的高精度張弛振蕩器。
背景技術：
[0002] 隨著物聯網行業的興起，傳感器作為一種能夠將自然界中的非電學信號轉換為電學信號的器件，是整個物聯網系統信息的來源。在自然界中的信號都是連續的模擬信號，以目前的技術能力，要處理模擬信號比較困難，而處理數字信號更為容易，所以信息很多時候需要通過模數轉換器(analog-to-digital converter，adc)來實現模擬域到數字域的轉換。
[0003]
在adc系統中，需要使用振蕩器為其提供時鐘頻率。不同的振蕩器電路結構在功耗、頻率穩定性和面積等方面各有優劣。常用的作為時鐘的振蕩器電路有晶體振蕩器、環形振蕩器、lc振蕩器和rc振蕩器。
[0004]
(1)晶體振蕩電路具有精度高、抗干擾性強等優點。但是晶體振蕩器需要外界接入石英晶體，因此不利于芯片的內部集成。
[0005]
(2)環形振蕩器有電路結構簡單、使用方便等優點。然而環形振蕩器的輸出頻率易受環境影響，抗干擾能力弱，導致頻率穩定性不高。
[0006]
(3)lc振蕩器有良好的溫度特性和電壓特性。但其需要大量電容器件c與電感器件l，對于芯片面積的占用太大，并且不易集成。
[0007]
(4)rc振蕩器可操作性強，且可集成到芯片內部，面積和成本較小。但是rc振蕩器頻率穩定性不高，輸出頻率比較容易受到溫度、器件失配和電源電壓的影響。
[0008]
對于adc這樣要求集成度高的系統，常采用環形振蕩器與rc振蕩器，rc振蕩器相比于環形振蕩器，溫度系數更小，輸出頻率更加穩定。故而rc振蕩器被廣泛應用。而rc振蕩器存在容易受到溫度、器件失配與電壓的影響，振蕩頻率不穩定的問題。因此研究高精度的振蕩器是當下研究熱點。張弛振蕩器也是rc振蕩器的一種類型。本發明涉及一種用于adc的高精度張弛振蕩器。
技術實現要素：
[0009]
本發明提出一種用于adc的高精度張弛振蕩器，電路結構簡單，易于集成，可操作性強并且功耗低。
[0010]
本發明采用以下技術方案。
[0011]
一種用于adc的高精度張弛振蕩器，所述振蕩器包括電流源i1與i2、電容器cres、比較器、反相器inv1、inv2、振蕩器晶體管組和電壓選擇開關tg；所述比較器與反相器inv1、電容器cres相連，還與振蕩器晶體管m1、 m2相連；比較器連有偏置電源vb1、vb2、vb3，以及校準信號端口caln1~ calnn、calp1~ calpn，通過接入校準信號vn1~vnn、vp1~vpn，來校準在比較過程中存在的失配問題；所述振蕩器通過對比較器失配的校準來實現振蕩器的高精度，電壓選擇開關根據
比較器輸出結果選擇相應標準電壓以實現振蕩輸出。
[0012]
所述電流源i1的下端連接振蕩器晶體管m1的源極，上端接入供電電源；電流源i2的上端連接振蕩器晶體管m2的源極，下端接地；振蕩器晶體管m1、m2的漏極與比較器輸入端口vip以及電容cres上極板接在一起，柵極與比較器輸出端口vout相接；電容器cres上極板接比較器輸入端vip；下級板接地；輸入端vip從電容cres上極板相連接；輸入端vin與選擇開關tg右端相連接；反相器inv1左端接比較器輸出端口vout；右端與反相器inv2的左端相連接并且作為選擇開關tg的輸入信號端vosc_b；反相器inv2的右端與選擇開關tg的輸入信號端vosc相連接并且作為整體電路的輸出端；電壓選擇開關tg接入待選參考電壓vres1、vres2；右端接入比較器輸入端vin。
[0013]
振蕩器工作時振蕩輸出信號，方法為：步驟s1、若vout為低電平，則晶體管m1導通，m2關斷，cres被充電將vip拉到高電平；而電壓選擇開關tg根據比較器的輸出vout選擇低參考電壓vres2，則vin為低電平。系統輸出vosc為低電平；步驟s2、隨后，由于vip》vin，比較器輸出端voutp為高電平，此時晶體管m2導通，m1關斷，cres對地放電將vip拉到低電平；而電壓選擇開關tg根據比較器的輸出vout選擇選擇高參考電壓vres1，則vin為高電平，使系統輸出vosc高電平；步驟s1、步驟s2循環往復。
[0014]
所述比較器由電流源ic0~icn+1以及比較器晶體管m1、m2、m3、m4、m5、m6、m7、m8、m9、m10、m11、mn1~mnn和mp1~mpn組成；比較器晶體管m1、m2柵極接入偏置電源vb1，源極接地，m1的漏極與m3的源極相連；m2的漏極與m4的源極相連；比較器晶體管m3、m4柵極接入偏置電源vb2，m3的漏極與m5的漏極相連；m4的漏極與m6的漏極相連；比較器晶體管m5、m6柵極接入偏置電源vb3，m5的源極與m7的漏極相連；m6的源極與m8的漏極相連；比較器晶體管m7、m8柵極短接并接入m3與m5的漏極，源極接入電源電位；晶體管m9、m10的源極均與電流源ic1下端相連接，m9柵極接入vin信號，漏極與m1的漏極相連接；m10柵極接入vip信號，漏極與m2的漏極相連接；其余比較器晶體管mn1~mnn和mp1~mpn，都根據序號1~n成對排布；比較器晶體管mn1與mp1的源極均與電流源ic2下端相連接，mn1柵極接入caln1信號，漏極與m1的漏極相連接；mp1柵極接入calp1信號，漏極與m2的漏極相連接；比較器晶體管mnn與mpn的源極均與電流源icn+1下端相連接，mnn柵極接入calnn信號，漏極與m1的漏極相連接；mpn柵極接入calpn信號，漏極與m2的漏極相連接；比較器晶體管m11的柵極m4、m6的漏極相連接，源極接地，漏極與電流源ic0下端相連接，并作為比較器輸出端vout；當vip 》 vin時，流經比較器晶體管m2的電流變小，比較器晶體管m2的漏極電位下
降，比較器晶體管m1的漏極電位上升；比較器晶體管m11的柵極電位下降，則比較器晶體管m11的漏極電位上升，輸入信號vip-vin就通過多級運放結構增益放大并最終輸出高電平。
[0015]
所述電壓選擇開關tg包括電壓選擇開關晶體管m1、m2、m3、m4；電壓選擇開關晶體管m1、m4的柵極接入信號vosc，m1的源極與m2的漏極相連接，并接入參考電位vres2，m1的漏極與m2的源極相連接，m2的柵極與m3的柵極相連接，并接入信號vosc_b；m3的源極與m4的漏極相連接，并接入參考電位vres1； m3的漏極與m4的源極相連接并與m1的漏極與m2的源極相連作為輸出端口out；當信號vosc為高電平、vosc_b為低電平時，電壓選擇開關晶體管m1、m2關斷；m3、m4導通，輸出端口out的輸出電壓out為vres1；當信號vosc為低電平、vosc_b為高電平時，電壓選擇開關晶體管m1、m2導通；電壓選擇開關晶體管m3、m4關斷，輸出端口out的輸出電壓out為vres2。
[0016]
所述校準信號vn1~vnn、vp1~vpn為通過外部fpga輸入或內部dac產生的校準信號。
[0017]
所述比較器的多級運放結構為大增益的兩級運放結構。
[0018]
本發明提出的振蕩器擁有精確校準的功能。相比于傳統振蕩器電路，加入了校準信號vn1~vnn、vp1~vpn（外部fpga輸入或內部dac產生校準信號）。電路結構簡單，易于集成，可操作性強并且功耗低。
[0019]
本發明在電路結構簡單的情況下實現高精度的效果，適合應用于adc系統。
附圖說明
[0020]
下面結合附圖和具體實施方式對本發明進一步詳細的說明：附圖1是本發明所述振蕩器的整體電路示意圖；附圖2是本發明的比較器的電路示意圖；附圖3是電壓選擇開關tg的電路示意圖。
具體實施方式
[0021]
如圖所示，一種用于adc的高精度張弛振蕩器，所述振蕩器包括電流源i1與i2、電容器cres、比較器、反相器inv1、inv2、振蕩器晶體管組和電壓選擇開關tg；所述比較器與反相器inv1、電容器cres相連，還與振蕩器晶體管m1、 m2相連；比較器連有偏置電源vb1、vb2、vb3，以及校準信號端口caln1~ calnn、calp1~ calpn，通過接入校準信號vn1~vnn、vp1~vpn，來校準在比較過程中存在的失配問題；所述振蕩器通過對比較器失配的校準來實現振蕩器的高精度，電壓選擇開關根據比較器輸出結果選擇相應標準電壓以實現振蕩輸出。
[0022]
所述電流源i1的下端連接振蕩器晶體管m1的源極，上端接入供電電源；電流源i2的上端連接振蕩器晶體管m2的源極，下端接地；振蕩器晶體管m1、m2的漏極與比較器輸入端口vip以及電容cres上極板接在一起，柵極與比較器輸出端口vout相接；電容器cres上極板接比較器輸入端vip；下級板接地；輸入端vip從電容cres上極板相連接；輸入端vin與選擇開關tg右端相連接；反相器inv1左端接比較器輸出端口vout；右端與反相器inv2的左端相連接并且作
為選擇開關tg的輸入信號端vosc_b；反相器inv2的右端與選擇開關tg的輸入信號端vosc相連接并且作為整體電路的輸出端；電壓選擇開關tg接入待選參考電壓vres1、vres2；右端接入比較器輸入端vin。
[0023]
振蕩器工作時振蕩輸出信號，方法為：步驟s1、若vout為低電平，則晶體管m1導通，m2關斷，cres被充電將vip拉到高電平；而電壓選擇開關tg根據比較器的輸出vout選擇低參考電壓vres2，則vin為低電平。系統輸出vosc為低電平；步驟s2、隨后，由于vip》vin，比較器輸出端voutp為高電平，此時晶體管m2導通，m1關斷，cres對地放電將vip拉到低電平；而電壓選擇開關tg根據比較器的輸出vout選擇選擇高參考電壓vres1，則vin為高電平，使系統輸出vosc高電平；步驟s1、步驟s2循環往復。
[0024]
如圖2所示，所述比較器由電流源ic0~icn+1以及比較器晶體管m1、m2、m3、m4、m5、m6、m7、m8、m9、m10、m11、mn1~mnn和mp1~mpn組成；比較器晶體管m1、m2柵極接入偏置電源vb1，源極接地，m1的漏極與m3的源極相連；m2的漏極與m4的源極相連；比較器晶體管m3、m4柵極接入偏置電源vb2，m3的漏極與m5的漏極相連；m4的漏極與m6的漏極相連；比較器晶體管m5、m6柵極接入偏置電源vb3，m5的源極與m7的漏極相連；m6的源極與m8的漏極相連；比較器晶體管m7、m8柵極短接并接入m3與m5的漏極，源極接入電源電位；晶體管m9、m10的源極均與電流源ic1下端相連接，m9柵極接入vin信號，漏極與m1的漏極相連接；m10柵極接入vip信號，漏極與m2的漏極相連接；其余比較器晶體管mn1~mnn和mp1~mpn，都根據序號1~n成對排布；比較器晶體管mn1與mp1的源極均與電流源ic2下端相連接，mn1柵極接入caln1信號，漏極與m1的漏極相連接；mp1柵極接入calp1信號，漏極與m2的漏極相連接；比較器晶體管mnn與mpn的源極均與電流源icn+1下端相連接，mnn柵極接入calnn信號，漏極與m1的漏極相連接；mpn柵極接入calpn信號，漏極與m2的漏極相連接；比較器晶體管m11的柵極m4、m6的漏極相連接，源極接地，漏極與電流源ic0下端相連接，并作為比較器輸出端vout；當vip 》 vin時，流經比較器晶體管m2的電流變小，比較器晶體管m2的漏極電位下降，比較器晶體管m1的漏極電位上升；比較器晶體管m11的柵極電位下降，則比較器晶體管m11的漏極電位上升，輸入信號vip-vin就通過多級運放結構增益放大并最終輸出高電平。
[0025]
如圖3所示，所述電壓選擇開關tg包括電壓選擇開關晶體管m1、m2、m3、m4；電壓選擇開關晶體管m1、m4的柵極接入信號vosc，m1的源極與m2的漏極相連接，并接入參考電位vres2，m1的漏極與m2的源極相連接，m2的柵極與m3的柵極相連接，并接入信號vosc_b；m3的源極與m4的漏極相連接，并接入參考電位vres1； m3的漏極與m4的源極相連接并與m1的漏極與m2的源極相連作為輸出端口out；當信號vosc為高電平、vosc_b為低電平時，電壓選擇開關晶體管m1、m2關斷；m3、m4
導通，輸出端口out的輸出電壓out為vres1；當信號vosc為低電平、vosc_b為高電平時，電壓選擇開關晶體管m1、m2導通；電壓選擇開關晶體管m3、m4關斷，輸出端口out的輸出電壓out為vres2。
[0026]
所述校準信號vn1~vnn、vp1~vpn為通過外部fpga輸入或內部dac產生的校準信號。
[0027]
所述比較器的多級運放結構為大增益的兩級運放結構。
[0028]
實施例：振蕩器工作時，若vout此時為低電平，則晶體管m1導通，m2關斷，cres被充電將vip拉到高電平；而電壓選擇開關tg根據比較器的輸出vout選擇低參考電壓vres2，則vin為低電平。系統輸出vosc為低電平。
[0029]
比較器工作時，當vip 》 vin時，流經m2的電流變小，m2的漏極電位下降，m1的漏極電位上升；m11的柵極電位下降，則m11的漏極電位上升。由于比較器采用兩級運放結構，增益較大，最終輸出高電平。比較器在比較過程中存在的失配問題，通過在外端接入校準信號vn1~vnn、vp1~vpn。選擇相應的電流源對輸入電流進行校準。
[0030]
隨后，由于vip》vin，比較器輸出端voutp為高電平，此時晶體管m2導通，m1關斷，cres對地放電將vip拉到低電平。
[0031]
電壓選擇開關tg根據比較器的輸出vout選擇，選擇高參考電壓vres1，則vin為高電平。
[0032]
系統輸出vosc高電平。該張弛振蕩器就得到振蕩的輸出信號，以此循環往復，實現功能。
技術特征：
1.一種用于adc的高精度張弛振蕩器，其特征在于：所述振蕩器包括電流源i1與i2、電容器cres、比較器、反相器inv1、inv2、振蕩器晶體管組和電壓選擇開關tg；所述比較器與反相器inv1、電容器cres相連，還與振蕩器晶體管m1、 m2相連；比較器連有偏置電源vb1、vb2、vb3，以及校準信號端口caln1~ calnn、calp1~ calpn，通過接入校準信號vn1~vnn、vp1~vpn，來校準在比較過程中存在的失配問題；所述振蕩器通過對比較器失配的校準來實現振蕩器的高精度，電壓選擇開關根據比較器輸出結果選擇相應標準電壓以實現振蕩輸出。2.根據權利要求1所述的一種用于adc的高精度張弛振蕩器，其特征在于：所述電流源i1的下端連接振蕩器晶體管m1的源極，上端接入供電電源；電流源i2的上端連接振蕩器晶體管m2的源極，下端接地；振蕩器晶體管m1、m2的漏極與比較器輸入端口vip以及電容cres上極板接在一起，柵極與比較器輸出端口vout相接；電容器cres上極板接比較器輸入端vip；下級板接地；輸入端vip從電容cres上極板相連接；輸入端vin與選擇開關tg右端相連接；反相器inv1左端接比較器輸出端口vout；右端與反相器inv2的左端相連接并且作為選擇開關tg的輸入信號端vosc_b；反相器inv2的右端與選擇開關tg的輸入信號端vosc相連接并且作為整體電路的輸出端；電壓選擇開關tg接入待選參考電壓vres1、vres2；右端接入比較器輸入端vin。3.根據權利要求1所述的一種用于adc的高精度張弛振蕩器，其特征在于：振蕩器工作時振蕩輸出信號，方法為：步驟s1、若vout為低電平，則晶體管m1導通，m2關斷，cres被充電將vip拉到高電平；而電壓選擇開關tg根據比較器的輸出vout選擇低參考電壓vres2，則vin為低電平；系統輸出vosc為低電平；步驟s2、隨后，由于vip>vin，比較器輸出端voutp為高電平，此時晶體管m2導通，m1關斷，cres對地放電將vip拉到低電平；而電壓選擇開關tg根據比較器的輸出vout選擇選擇高參考電壓vres1，則vin為高電平，使系統輸出vosc高電平；步驟s1、步驟s2循環往復。4.根據權利要求3所述的一種用于adc的高精度張弛振蕩器，其特征在于：所述比較器由電流源ic0~icn+1以及比較器晶體管m1、m2、m3、m4、m5、m6、m7、m8、m9、m10、m11、mn1~mnn和mp1~mpn組成；比較器晶體管m1、m2柵極接入偏置電源vb1，源極接地，m1的漏極與m3的源極相連；m2的漏極與m4的源極相連；比較器晶體管m3、m4柵極接入偏置電源vb2，m3的漏極與m5的漏極相連；m4的漏極與m6的漏極相連；比較器晶體管m5、m6柵極接入偏置電源vb3，m5的源極與m7的漏極相連；m6的源極與m8的漏極相連；比較器晶體管m7、m8柵極短接并接入m3與m5的漏極，源極接入電源電位；晶體管m9、m10的源極均與電流源ic1下端相連接，m9柵極接入vin信號，漏極與m1的漏極相連接；m10柵極
接入vip信號，漏極與m2的漏極相連接；其余比較器晶體管mn1~mnn和mp1~mpn，都根據序號1~n成對排布；比較器晶體管mn1與mp1的源極均與電流源ic2下端相連接，mn1柵極接入caln1信號，漏極與m1的漏極相連接；mp1柵極接入calp1信號，漏極與m2的漏極相連接；比較器晶體管mnn與mpn的源極均與電流源icn+1下端相連接，mnn柵極接入calnn信號，漏極與m1的漏極相連接；mpn柵極接入calpn信號，漏極與m2的漏極相連接；比較器晶體管m11的柵極m4、m6的漏極相連接，源極接地，漏極與電流源ic0下端相連接，并作為比較器輸出端vout；當vip > vin時，流經比較器晶體管m2的電流變小，比較器晶體管m2的漏極電位下降，比較器晶體管m1的漏極電位上升；比較器晶體管m11的柵極電位下降，則比較器晶體管m11的漏極電位上升，輸入信號vip-vin就通過多級運放結構增益放大并最終輸出高電平。5.根據權利要求2所述的一種用于adc的高精度張弛振蕩器，其特征在于：所述電壓選擇開關tg包括電壓選擇開關晶體管m1、m2、m3、m4；電壓選擇開關晶體管m1、m4的柵極接入信號vosc，m1的源極與m2的漏極相連接，并接入參考電位vres2，m1的漏極與m2的源極相連接，m2的柵極與m3的柵極相連接，并接入信號vosc_b；m3的源極與m4的漏極相連接，并接入參考電位vres1； m3的漏極與m4的源極相連接并與m1的漏極與m2的源極相連作為輸出端口out；當信號vosc為高電平、vosc_b為低電平時，電壓選擇開關晶體管m1、m2關斷；m3、m4導通，輸出端口out的輸出電壓out為vres1；當信號vosc為低電平、vosc_b為高電平時，電壓選擇開關晶體管m1、m2導通；電壓選擇開關晶體管m3、m4關斷，輸出端口out的輸出電壓out為vres2。6.根據權利要求2所述的一種用于adc的高精度張弛振蕩器，其特征在于：所述校準信號vn1~vnn、vp1~vpn為通過外部fpga輸入或內部dac產生的校準信號。7.根據權利要求4所述的一種用于adc的高精度張弛振蕩器，其特征在于：所述比較器的多級運放結構為大增益的兩級運放結構。
技術總結
本發明提出一種用于ADC的高精度張弛振蕩器，所述振蕩器包括電流源I1與I2、電容器CRES、比較器、反相器IV1、IV2、振蕩器晶體管組和電壓選擇開關TG；所述比較器與反相器IV1、電容器CRES相連，還與振蕩器晶體管M1、M2相連；比較器連有偏置電源VB1、VB2、VB3，以及校準信號端口Caln1~Caln、Calp1~Calp，通過接入校準信號Vn1~Vn、Vp1~Vp，來校準在比較過程中存在的失配問題；所述振蕩器通過對比較器失配的校準來實現振蕩器的高精度，電壓選擇開關根據比較器輸出結果選擇相應標準電壓以實現振蕩輸出；本發明電路結構簡單，易于集成，可操作性強并且功耗低，能實現高精度的效果，適合應用于ADC系統。ADC系統。ADC系統。
