模擬前端裝置的制作方法
1.本發明涉及一種模擬前端裝置，特別涉及一種可降低暫態誤差影響的模擬前端裝置。
背景技術：
2.在通訊應用的模擬前端系統中，可調增益放大器電路常用來對信號進行放大，以供后續電路進行處理。在現有技術中，當系統根據當前信號判斷所需要的特定增益后，可調增益放大器電路的增益會固定于該特定增益而無法再被調整。然而，在信號接收的過程中，若是受到溫度或其他不理想的因素的影響，會造成模擬前端系統的信噪比下降。然而，如果在信號接收的過程中調整可調增益放大器電路的增益，來降低溫度或其他不理想的因素的影響，模擬前端系統可能會受到在調整放大增益的過程中所受暫態響應的影響，造成模擬前端系統的信噪比下降與/或輸出不正確的數據。
技術實現要素：
3.在一些實施例中，模擬前端裝置包括放大器電路、第一增益控制電路以及追蹤電路。放大器電路用于根據一第一輸入信號產生一第一輸出信號。第一增益控制電路用于根據一第一增益控制信號設定一第一電性元件，并經由該第一電性元件傳輸該第一輸入信號至該放大器電路的一第一輸入端，其中該第一電性元件的一端選擇性地耦接至該第一輸入端或一第一預設節點。追蹤電路用于根據該第一輸入端的一電平調整該第一預設節點的一電平，以降低該第一輸入端與該第一預設節點之間的電壓差。
4.有關本發明的特征、實施與功效，現配合圖示對優選實施例詳細說明如下。
附圖說明
5.圖1a為根據本發明一些實施例示出的一種模擬前端裝置的示意圖；
6.圖1b為根據本發明一些實施例示出的一種模擬前端裝置的示意圖；
7.圖2a為根據本發明一些實施例示出的圖1a或圖1b中的增益控制電路的示意圖；
8.圖2b為根據本發明一些實施例示出的圖1a或圖1b中的增益控制電路的示意圖；
9.圖2c為根據本發明一些實施例示出的圖1a或圖1b中的增益控制電路的示意圖；
10.圖3a為根據本發明一些實施例示出的圖1a或圖1b中的消除突波電路的示意圖；
11.圖3b為根據本發明一些實施例示出的圖1a或圖1b中多個信號的波形圖；
12.圖4a為根據本發明一些實施例示出的圖2a中多個比特的部分波形示意圖；以及
13.圖4b為根據本發明一些實施例示出的圖2a中的鎖存器電路的示意圖。
具體實施方式
14.本說明書中使用的所有詞匯具有其通常的含義。上述詞匯為在普遍常用字典中的定義，以及本發明的內容中所包括的、任一在此討論的詞匯的使用例子，僅作為示例，不應
限制本發明的范圍與含義。同樣地，本發明也不僅以在此說明書中所示出的各種實施例為限。
15.關于在本說明書中所使用的“耦接”或“連接”，均可指兩個或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，也可指兩個或多個元件相互操作或動作。如本說明書中所使用的，用語“電路系統(circuitry)”可為由至少一電路(circuit)所形成的單一系統，且用語“電路”可為由至少一個晶體管與/或至少一個主被動元件按一定方式連接以處理信號的裝置。
16.如本說明書中所使用的，用語“與/或”包括了所列出關聯項目中的一個或多個的任何組合。在本說明書中，所使用的第一、第二與第三等詞匯，僅用于描述并辨別各個元件。因此，本說明書中的第一元件也可被稱為第二元件，而不脫離本發明的本意。為便于理解，各圖示中的類似元件將被指定為相同的標號。
17.圖1a為根據本發明一些實施例示出的一種模擬前端(analog front-end)裝置100的示意圖。在一些實施例中，模擬前端裝置100可應用于通訊系統，以對所接收到的信號(例如為輸入信號vin與輸入信號vip)進行初步處理(例如：放大、濾波、模數轉換等)，以供后續電路進行使用。
18.在一些實施例中，模擬前端電路裝置100包括放大器電路110、增益控制電路120、增益控制電路130、追蹤電路140、消除突波(deglitch)電路150、鎖存器電路160、鎖存器電路170以及模數轉換器電路180。
19.增益控制電路120以及增益控制電路130用于根據增益控制信號pg1設定模擬前端電路裝置100的放大增益。在一些實施例中，增益控制電路120可響應增益控制信號pg1設定電性元件e1(例如可以、但不限于是電容性元件、電阻性元件等)，并經由此電性元件e1將輸入信號vin傳輸給放大器電路110的第一輸入端(后簡稱為端點in)。例如，增益控制電路120可根據增益控制信號pg3調整增益控制電路120內的電路組態以調整電性元件e1，其中增益控制信號pg3基于增益控制信號pg1產生。類似地，在一些實施例中，增益控制電路130可響應增益控制信號pg1設定電性元件e2(例如可以、但不限于是電容性元件、電阻性元件等)，并經由此電性元件e2將輸入信號vip傳輸給放大器電路110的第二輸入端(后簡稱為端點ip)。例如，增益控制電路130可根據增益控制信號pg4調整增益控制電路130內的電路組態以調整電性元件e2，其中增益控制信號pg4基于增益控制信號pg1產生。放大器電路110可為一差分放大器電路(即端點in與端點ip為差分輸入端)，其用于根據輸入信號vin與輸入信號vip產生輸出信號vo1以及輸出信號vo2。
20.如圖1a所示，電性元件e1的一端選擇性地耦接至端點in或預設節點n1，且電性元件e2的一端選擇性地耦接至端點ip或預設節點n2。在一些實施例中，追蹤電路140用于根據端點in的電平調整預設節點n1的電平，并根據端點ip的電平調整預設節點n2的電平。例如，追蹤電路140包括單增益緩沖器電路142以及單增益緩沖器電路144。單增益緩沖器電路142用于根據端點in的電平設定預設節點n1的電平。單增益緩沖器電路144用于根據端點ip的電平設定預設節點n2的電平。通過追蹤電路140，可以降低端點in與預設節點n1之間的電壓差，并降低端點ip與預設節點n2之間的電壓差。如此一來，可以在調整放大增益的過程中避免電性元件e1與電性元件e2上的電荷重新分布，以降低輸出信號vo1與輸出信號vo2上的暫態誤差。
21.消除突波電路150用于根據時鐘信號ck1消除更新信號u1上的突波，以產生更新信號u2(如圖3a所示)，并根據更新信號u1以及增益控制信號pg1輸出增益控制信號pg2，并根據時鐘信號ck1將增益控制信號pg2以及更新信號u2輸出給鎖存器電路160以及鎖存器電路170。通過這種方式，可降低模擬前端電路裝置100在放大增益的調整過程中所受到突波的影響。關于消除突波電路150的相關設置方式將在下文中參照圖3a予以說明。
22.鎖存器電路160可根據更新信號u2將增益控制信號pg2輸出為增益控制信號pg3。通過這種方式，增益控制電路120可響應增益控制信號pg3調整電性元件e1，以調整模擬前端電路裝置100的放大增益。類似地，鎖存器電路170可根據更新信號u2將增益控制信號pg2輸出為增益控制信號pg4。如此，增益控制電路130可響應增益控制信號pg4調整電性元件e2，以調整模擬前端電路裝置100的放大增益。通過鎖存器電路160與鎖存器電路170，可確保增益控制電路120以及增益控制電路130在增益控制信號pg1的所有比特完成切換后，才調整電性元件e1以及電性元件e2。如此一來，可降低增益控制電路120與增益控制電路130中多個元件切換之間的時間差，以降低輸出信號vo1與輸出信號vo2上的暫態誤差。關于鎖存器電路160以及鎖存器電路170的相關設置方式將在下文中參考圖4a與圖4b予以說明。
23.模數轉換器電路180根據時鐘信號ck2對輸出信號vo1與輸出信號vo2進行采樣，以產生數字輸出do。在一些實施例中，時鐘信號ck1以及時鐘信號ck2之間的一相位差根據輸出信號vo1(與/或輸出信號vo2)的暫態誤差設定。如此，可避免模數轉換器電路180采樣到不精準的輸出信號vo1與輸出信號vo2，以提供有效的數字輸出do。關于此處的相關設置方式將在下文中參考圖3b予以說明。
24.圖1b為根據本發明一些實施例示出的一種模擬前端裝置100a的示意圖。相較于圖1a的模擬前端裝置100，在此例中，預設節點n1與預設節點n2之間彼此耦接(例如均連接至交流地)，以具有相同的電平。追蹤電路140用于根據端點in的電平以及端點ip的電平調整預設節點n1的電平以及預設節點n2的電平。例如，追蹤電路140包括感測電路146以及單增益緩沖器電路148。感測電路146用于根據端點in的電平以及端點ip的電平產生電壓v1。在一些實施例中，感測電路146可包括電阻r1以及電阻r2。電阻r1的第一端耦接至端點in，且電阻r1的第二端耦接至電阻r2的第一端，并用于產生電壓v1。電阻r2的第二端耦接至端點ip。單增益緩沖器電路148用于根據電壓v1設定預設節點n1以及預設節點n2的電平。
25.上述關于圖1a或圖1b中的追蹤電路140的設置方式僅作為示例，且本發明并不以此為限。各種可用于降低壓差的追蹤電路140的設置方式均屬于本發明所涵蓋的范圍。
26.圖2a為根據本發明一些實施例示出的圖1a或圖1b中的增益控制電路120的示意圖。在一些實施例中，增益控制電路120可為交流耦合電路，其可將輸入信號vin中的交流信號成分傳輸至圖1a或圖1b中的端點in。在此例中，增益控制電路120包括多個切換式電容電路120[1]～120[n]，其中n可為大于1的正整數。多個切換式電容電路120[1]～120[n]根據增益控制信號pg3(相當于延遲后的增益控制信號pg1)的多個比特b[1]～b[n]切換，以提供等效電容即電性元件e1。
[0027]
多個切換式電容電路120[1]～120[n]中的每一個均包括電容c、開關sw1以及開關sw2。多個切換式電容電路120[1]～120[n]中的開關sw1分別經由多個比特b[1]～b[n]控制，且多個切換式電容電路120[1]～120[n]中的開關sw2分別經由多個比特b[1]～b[n]控制。以切換式電容電路120[1]為例，電容c的第一端接收輸入信號vin，且電容c的第二端耦
接至開關sw1以及開關sw2。開關sw1根據比特b[1]選擇性導通，以將電容c(相當于電性元件e1)的第二端耦接至端點in。開關sw2根據比特b[1]選擇性導通，以將電容c的第二端耦接至預設節點n1。在一些實施例中，模擬前端裝置100(與/或模擬前端裝置100a)可包括多個反相器電路(圖中未示出)，其可根據多個比特b[1]～b[n]產生多個比特b[1]～b[n](未全部示出)。多個比特b[1]～b[n]中(例如為比特b[n])與多個比特b[1]～b[n]中相對應的那一個(例如為比特b[n])具有相反邏輯值。例如，當比特b[1]為邏輯值1時，比特b[1]為邏輯值0。
[0028]
當開關sw1響應比特b[1]導通時，開關sw2響應比特b[1]不導通。反之，當開關sw2響應比特b[1]導通時，開關sw1響應比特b[1]不導通。換句話說，開關sw1的導通期間與開關sw2的導通期間彼此不重疊，以確保電容c(相當于電性元件e1)的第二端不會同時連接至端點in以及預設節點n1。通過上述設置方式，可降低增益控制電路120在切換過程中所產生的電壓擾動，以降低多個切換式電容電路120[1]～120[n]中多個電容c之間的電荷重新分布。通過這種方式，可降低輸出信號vo1以及輸出信號vo2上的暫態誤差。
[0029]
當并聯于端點in以及接收輸入信號vin的節點之間的電容c的個數變多時，等效電容(也即由多個電容c形成的電性元件e1)的容值越大，使得電性元件e1的交流阻抗變低。通過這種方式，可以提高輸入信號vin中交流成分經由增益控制電路120傳輸到端點in的能量。通過這種調整方式，可以提高模擬前端裝置100的放大增益。或者，當并聯于端點in以及接收輸入信號vin的節點之間的電容c的個數變少時，等效電容(也即由多個電容c形成的電性元件e1)的容值越小，使得電性元件e1的交流阻抗變高。通過這種方式，可以降低輸入信號vin中交流成分經由增益控制電路120傳輸到端點in的能量。通過這種調整方式，可以降低模擬前端裝置100的放大增益。
[0030]
在一些實施例中，多個切換式電容電路120[1]～120[n]中的至少一第一電路的電容c的容值可根據輸出信號vo1的暫態誤差設定，且前述的至少一第一電路對應于多個比特b[1]～b[n]中的至少一最高有效比特(most significant bit)。在一些實施例中，前述的至少一第一電路的電容c的容值基于溫度計碼(thermometer code)設定，多個切換式電容電路120[1]～120[n]中的至少一第二電路的電容c的容值基于二進制碼(binary code)設定，且前述的至少一第二電路對應于多個比特b[1]～b[n]中的至少一最低有效比特(most least bit)。應理解，前述的最高有效比特及最低有效比特僅用于說明各比特的電容c之間的容值區分，而非用于限制本發明。
[0031]
舉例而言，若n等于11，多個切換式電容電路120[1]～120[n]中的電容c的容值可以參照下表設定：
[0032]
比特b[11]b[10]b[9]b[8]b[7]b[6]b[5]b[4]b[3]b[2]b[1]容值12864646464323216842
[0033]
其中，比特b[7]至比特b[11]為最高有效比特，且比特b[1]至比特b[6]為最低有效比特。假設當前應用所能承受的輸出信號vo1上的暫態誤差(即電壓擾動，例如為圖3b的暫態誤差er)的上限所對應的電容切換值為128個單位電容，那么在模擬前端裝置100輸出數據的過程中，可用來調整放大增益的多個高權重比特(例如為比特b[7]至比特b[10])所對應的電容c的容值將會被設置為不超過64個單位電容。對于低權重比特(即最低有效比特)所對應的電容c的容值則采用二進制碼的方式設定，以節省電路元件(例如為開關)的數量。
[0034]
例如，比特b[7]至比特b[10]所對應的多個電容c的容值可依照溫度計碼分別設定為64個單位電容，且比特b[1]至比特b[6]所對應的多個電容c的容值依照二進制依序設定為2個單位電容、4個單位電容、
…
、32個單位電容。多個比特b[1]～b[10]所對應的多個切換式電容電路120[1]～120[10]可設定為微調(fine tune)電路，其可用于在模擬前端裝置100輸出數據(即數字輸出do)的過程中調整模擬前端裝置100的放大增益。通過這種方式，可以避免輸出信號vo1(與/或輸出信號vo2)上的暫態誤差過大，以降低對模擬前端裝置100的信噪比的影響。例如，在模擬前端裝置100輸出數據的過程中，多個切換式電容電路120[1]～120[10]可依據當前操作溫度動態地調整微調電路，以即時調整模擬前端裝置100的放大增益。另外，在此例中，比特b[11]所對應的電容c的容值設定為128個單位電容。比特b[11]所對應的切換式電容電路120[11]可設定為粗調(coarse tune)電路，其用于在模擬前端裝置100輸出數據(即數字輸出do)前調整模擬前端裝置100的放大增益，而在模擬前端裝置100輸出數據的過程中則為不可調。通過這種方式，可以進一步提高模擬前端裝置100的放大增益的可調范圍。應理解，前述實施例的數值、暫態誤差及可調范圍僅作為說明而非用于限制本發明。
[0035]
圖2b為根據本發明一些實施例示出的圖1a或圖1b中的增益控制電路120的示意圖。如先前所述，增益控制電路120可為交流耦合電路，但本發明并不以此為限。在另一些實施例中，增益控制電路120可為放大器電路110的反饋網絡fb1的至少一部分，且電性元件e1也可為電阻性元件。
[0036]
例如，如圖2b所示，反饋網絡fb1與放大器電路110被設置為一帶通濾波器，其中增益控制電路120可用于實現反饋網絡fb1中的電阻r。換句話說，增益控制電路120包括多個切換式電阻電路，其可根據多個比特b[1]～b[n]提供一等效電阻為電性元件e1(即電阻r)。
[0037]
圖2c為根據本發明一些實施例示出的圖1a或圖1b中的增益控制電路120的示意圖。類似地，在此例中，增益控制電路120可為放大器電路110的反饋網絡fb2的至少一部分。
[0038]
反饋網絡fb2與放大器電路110被設置為一帶通濾波器，其中增益控制電路120可用于實現反饋網絡fb2中的電容c1與電容c2。換句話說，增益控制電路120包括多個切換式電容電路，其可根據多個比特b[1]～b[n]提供一等效電容為電性元件e1(即電容c1與電容c2的組合)。
[0039]
上述的例子僅用于示例，且本發明并不以此為限。依據實際應用的需求，增益控制電路120的設置方式可相應調整。為了清楚說明，圖2b中以單端信號的應用為例進行示意，但本發明并不以此為限。在一些實施例中，增益控制電路130的設置方式可與增益控制電路120的設置方式相同，故在此不再重復贅述。
[0040]
圖3a為根據本發明一些實施例示出的圖1a或圖1b中的消除突波電路150的示意圖。消除突波電路150包括多個正反器電路301～305以及多工器電路306。多個正反器電路301～305可為(但不限于)d型正反器。多個正反器電路301～304根據時鐘信號ck1將更新信號u1輸出為更新信號u2’，并根據時鐘信號ck1將更新信號u2’輸出為更新信號u2。詳細而言，正反器電路301以及正反器電路302依序串聯，以根據時鐘信號ck1將更新信號u1輸出為更新信號u2’。通過這種方式，可以消除更新信號u1上的突波。正反器電路303以及正反器電路304依序串聯，以根據時鐘信號ck1將更新信號u2’輸出為更新信號u2。
[0041]
多工器電路306用于根據更新信號u2’將增益控制信號pg2或增益控制信號pg1輸
出為增益控制信號pg2’。正反器電路305可根據時鐘信號ck1將增益控制信號pg2’輸出為增益控制信號pg2。例如，如果更新信號u2’具有邏輯值1，則多工器電路306輸出增益控制信號pg1為增益控制信號pg2’。通過這種方式，正反器電路305可根據時鐘信號ck1將增益控制信號pg2’輸出為增益控制信號pg2，以根據增益控制信號pg1更新增益控制信號pg3的多個比特(例如為圖2a中的多個比特b[1]～b[n])，以調整放大增益。或者，如果更新信號u2’具有邏輯值0，則多工器電路306將先前的增益控制信號pg2輸出為增益控制信號pg2’。通過這種方式，正反器電路305下次輸出的增益控制信號pg2中的多個比特會維持不變，以繼續維持當前的放大增益。
[0042]
上述關于消除突波電路150的設置方式僅作為示例，且本發明并不以此為限。在一些實施例中，根據實際應用需求，消除突波電路150可包括電平移位器(未示出)，以調整消除突波電路150中一個或多個內部信號的電平。
[0043]
圖3b為根據本發明一些實施例示出的圖1a或圖1b中多個信號的波形圖。當更新信號u1具有一預設電平(例如為高電平，其對應于邏輯值1)時，鎖存器電路160以及鎖存器電路170可被觸發以輸出增益控制信號pg2，作為增益控制信號pg3以及增益控制信號pg4，以調整放大增益。在一些實施例中，為了調整放大增益，增益控制信號pg1在時間t0前進行切換(即多個比特b[1]～b[n]間有轉態)，且更新信號u1在時間t0后才具有預設電平。多工器電路306可根據更新信號u2’(其相當于延遲后的更新信號u1)將更新后的增益控制信號pg1輸出為增益控制信號pg2’。通過這種方式，當更新信號u2具有預設電平時，鎖存器電路160以及鎖存器電路170可被觸發以輸出增益控制信號pg2，作為增益控制信號pg3與增益控制信號pg4。通過上述設置方式，可確保多個增益控制電路120與增益控制電路130在相同時間點進行切換，以降低輸出信號vo1與輸出信號vo2上的暫態誤差。
[0044]
進一步地，如先前所述，時鐘信號ck1以及時鐘信號ck2之間的一相位差根據輸出信號vo1(與/或輸出信號vo2)的暫態誤差(例如為圖3b的暫態誤差er)設定。例如，在電路設計階段，可以利用具有不同相位(例如圖3b中的相位1至相位4，其中每兩個鄰近相位的差異為90度)的時鐘信號ck1測試消除突波電路150。如圖3b所示，根據具有不同相位的時鐘信號ck1，增益控制信號pg2被輸出為增益控制信號pg3(與/或增益控制信號pg4)的時間點也會不同。通過這種方式，輸出信號vo1(與/或輸出信號vo2)會在相對應的時間點產生對應的暫態誤差er。為了避免模數轉換器電路180采樣到暫態誤差er，可以根據測試結果選擇具有合適的相位的時鐘信號ck1。例如，模數轉換器電路180根據時鐘信號ck2的上升邊緣對輸出信號vo1與輸出信號vo2進行采樣。對應于相位1的暫態誤差er與時鐘信號ck2的上升邊緣沒有重疊。因此，可以選擇具有相位1的時鐘信號ck1為最終的時鐘信號ck1。
[0045]
在上述的例子中，最終的時鐘信號ck1與時鐘信號ck2具有相同相位(即相位差為0)，但本發明并不以此為限。依據不同的測試結果，最終的時鐘信號ck1與時鐘信號ck2之間的相位差可以為一事先定好的定值。
[0046]
圖4a為根據本發明一些實施例示出的圖2a中比特b[1]與比特b[1]的部分波形示意圖。如先前所述，開關sw1的導通期間與開關sw2的導通期間彼此不重疊。如果開關sw1與開關sw2中的每一個均為n型晶體管(例如但不限于mosfet)，那么開關sw1在比特b[1]的電平高于開關sw1的臨界電壓th導通，而開關sw2在比特b[1]的電平高于開關sw2的臨界電壓th導通。如圖4a所示，在比特b[1]以及比特b[1]的轉態過程中，比特b[1]以及比特b[1]中的
一個的上升邊緣與比特b[1]以及比特b[1]中另一個的下降邊緣的交界處低于臨界電壓th。通過上述設置方式，可確保開關sw1的導通期間與開關sw2的導通期間彼此不重疊，以降低多個電容c在切換過程中所承受的電壓擾動，以降低多個電容c之間的電荷重新分布。通過這種方式，可降低輸出信號vo1與輸出信號vo2上的暫態誤差。
[0047]
圖4b為根據本發明一些實施例示出的圖2a中鎖存器電路160的示意圖。鎖存器電路160包括正反饋電路401以及多個輸出級電路402～403。為易于理解，圖4b僅示出處理增益控制信號pg2中的一個比特(例如為b[1]’，其對應于增益控制信號pg3的比特b[1])的電路部分。
[0048]
正反饋電路401用于根據更新信號u2來觸發以根據比特b[1]’以及對應比特b[1]’(其與比特b[1]’具有相反的邏輯值)產生信號s1以及信號s1b。例如，當正反饋電路401根據更新信號u2以及更新信號u2b(其與更新信號u2具有相反的邏輯值)觸發時，正反饋電路401可將信號s1的電平快速調整至一第一預設電平(例如為系統高電壓或是系統低電壓)并傳輸信號s1給輸出級電路402。類似地，當正反饋電路401根據更新信號u2以及更新信號u2b觸發時，正反饋電路401可將信號s1b的電平快速調整至一第二預設電平(其相反于該第一預設電平)并傳輸信號s1b給輸出級電路403。多個輸出級電路402～403可將信號s1與信號s1b分別輸出為比特b[1]以及比特b[1]。
[0049]
在一些實施例中，多個輸出級電路402～403中每一個的上拉電流不同于多個輸出級電路402～403中每一個的下拉電流。例如，以輸出級電路402為例，輸出級電路402包括上拉晶體管m1以及下拉晶體管m2。上拉晶體管m1的長寬比可設置為小于下拉晶體管m2的長寬比。通過這種方式，上拉晶體管m1所產生的上拉電流i1會小于下拉晶體管m2所產生的下拉電流i2，以產生如圖4a中的低交界處的波形。輸出級電路403的設置方式與輸出級電路402的設置方式相同，故不再重復贅述。
[0050]
上述關于鎖存器電路160的設置方式僅用于示例，且本發明并不以此為限。各種可根據更新信號u2傳遞數據(例如為將比特b[1]’輸出為比特b[1])的鎖存器電路160均屬于本發明所涵蓋的范圍。應當理解，在圖2a中，如果開關sw1與開關sw2以p型晶體管實現，那么在圖4a所示的比特b[1]以及比特b[1]的轉態過程中，比特b[1]以及比特b[1]中一個的上升邊緣與比特b[1]以及比特b[1]中另一個的下降邊緣的交界處會高于對應開關的臨界電壓th。對應地，在圖4b中，上拉晶體管m1的長寬比可設置為大于下拉晶體管m2的長寬比。通過這種方式，上拉晶體管m1所產生的上拉電流i1會大于下拉晶體管m2所產生的下拉電流i2，以產生前述的高交界處的波形。鎖存器電路170的設置方式與鎖存器電路160的設置方式相同，故不再重復贅述。
[0051]
上述多個實施例以差分電路的應用進行說明，但本發明并不以此為限。例如，模擬前端裝置100可應用于單端信號，其中端點ip可直接接收一共模電壓而不用使用增益控制電路130以及鎖存器電路170。
[0052]
應當理解，本發明所涵蓋的范圍并不限于各圖示中所示的設置方式。在不同實施例中，模擬前端裝置100可以采用增益控制電路120(與/或增益控制電路130)、追蹤電路140、消除突波電路150或鎖存器電路160(與/或鎖存器電路170)中的至少一個，以降低輸出信號vo1(與/或與輸出信號vo2)上的暫態誤差。在一些實施例中，若模擬前端裝置100未采用消除突波電路150，增益控制信號pg1可直接輸入至鎖存器電路160(與/或鎖存器電路
170)(即取代增益控制信號pg2)。在一些實施例中，若模擬前端裝置100未采用消除突波電路150與鎖存器電路160(與/或鎖存器電路170)，增益控制信號pg1可直接輸入至增益控制電路120(與/或增益控制電路130)(即取代增益控制信號pg3與增益控制信號pg4)。
[0053]
綜上所述，本發明一些實施例中所提供的模擬前端裝置可利用多種電路技巧來降低輸出信號在調整放大增益的過程中受到暫態誤差的影響，以提高系統整體的信噪比。如此一來，可在模擬前端裝置輸出數據的過程中持續調整放大增益，以即時降低溫度或其他不理想因素的影響。
[0054]
雖然本發明的實施例如上所述，然而這些實施例并非用來限定本發明，本技術領域中具有普通知識的技術人員可依據本發明中明示或隱含的內容對本發明的技術特征施加變化，這些變化均可能屬于本發明所要求的專利保護范圍，換句話說，本發明的專利保護范圍應當根據本發明權利要求書所界定的為準。
[0055]
附圖標記說明：
[0056]
100：模擬前端裝置
[0057]
100a：模擬前端裝置
[0058]
110：放大器電路
[0059]
120、130：增益控制電路
[0060]
140：追蹤電路
[0061]
142、144、148：單增益緩沖器電路
[0062]
146：感測電路
[0063]
150：消除突波電路
[0064]
160、170：鎖存器電路
[0065]
180：模數轉換器電路
[0066]
301～305：正反器電路
[0067]
306：多工器電路
[0068]
401：正反饋電路
[0069]
402、403：輸出級電路
[0070]
b[1]～b[n]、b[1]～b[n]、b[1]’、b[1]’：比特
[0071]
c、c1、c2：電容
[0072]
ck1、ck2：時鐘信號
[0073]
do：數字輸出
[0074]
e1、e2：電性元件
[0075]
er：暫態誤差
[0076]
fb1、fb2：反饋網絡
[0077]
i1：上拉電流
[0078]
i2：下拉電流
[0079]
in、ip：端點
[0080]
m1：上拉晶體管
[0081]
m2：下拉晶體管
[0082]
n1、n2：預設節點
[0083]
pg1、pg2、pg2’、pg3、pg4：增益控制信號
[0084]
r、r1、r2：電阻
[0085]
s1、s1b：信號
[0086]
sw1、sw2：開關
[0087]
t0：時間
[0088]
th：臨界電壓
[0089]
u1、u2、u2b、u2’：更新信號
[0090]
v1：電壓
[0091]
vin、vip：輸入信號
[0092]
vo1、vo2：輸出信號
技術特征：
1.一種模擬前端裝置，包括：一放大器電路，用于根據一第一輸入信號產生一第一輸出信號；一第一增益控制電路，用于根據一第一增益控制信號設定一第一電性元件，并經由所述第一電性元件傳輸所述第一輸入信號至所述放大器電路的一第一輸入端，其中所述第一電性元件的一端選擇性地耦接至所述第一輸入端或一第一預設節點；以及一追蹤電路，用于根據所述第一輸入端的一電平調整所述第一預設節點的一電平，以降低所述第一輸入端與所述第一預設節點之間的電壓差。2.根據權利要求1所述的模擬前端裝置，其特征在于，所述第一增益控制電路為一交流耦合電路或一反饋網絡。3.根據權利要求1所述的模擬前端裝置，其特征在于，所述第一增益控制電路包括：多個切換式電容電路，用于根據所述第一增益控制信號的多個比特切換以提供一等效電容作為所述第一電性元件，其中所述多個切換式電容電路中的每一個包括一電容，所述多個切換式電容電路中的至少一第一電路的所述電容的一容值為根據所述第一輸出信號的暫態誤差設定，且所述至少一第一電路對應于所述多個比特中的至少一最高有效比特。4.根據權利要求3所述的模擬前端裝置，其特征在于，所述至少一第一電路的所述電容的所述容值為基于一溫度計碼設定，所述多個切換式電容電路中的至少一第二電路的所述電容的一容值為基于一二進制碼設定，且所述至少一第二電路對應于所述多個比特中的至少一最低有效比特。5.根據權利要求1所述的模擬前端裝置，其特征在于，所述追蹤電路為一單增益緩沖器電路，且所述單增益緩沖器電路用于根據所述第一輸入端的所述電平設定所述第一預設節點的所述電平。6.根據權利要求1所述的模擬前端裝置，其特征在于，所述放大器電路還用于根據所述第一輸入信號與一第二輸入信號產生所述第一輸出信號與一第二輸出信號，且所述模擬前端裝置還包括：一第二增益控制電路，用于根據所述第一增益控制信號設定一第二電性元件，并經由所述第二電性元件傳輸所述第二輸入信號至所述放大器電路的一第二輸入端，其中所述第二電性元件的一端選擇性地耦接至所述第二輸入端或一第二預設節點，其中所述追蹤電路還用于根據該第二輸入端的一電平，或根據所述第一輸入端的所述電平以及所述第二輸入端的所述電平調整所述第二預設節點的一電平，以降低所述第二輸入端與所述第二預設節點之間的電壓差。7.根據權利要求6所述的模擬前端裝置，其特征在于，所述追蹤電路包括：一感測電路，用于根據所述第一輸入端的所述電平與所述第二輸入端的所述電平產生一第一電壓；以及一單增益緩沖器電路，用于根據所述第一電壓設定所述第一預設節點的所述電平，其中所述第一預設節點與所述第二預設節點間彼此耦接。8.根據權利要求1所述的模擬前端裝置，還包括：一消除突波電路，用于根據一第一時鐘信號消除一第一更新信號上的一突波以產生一第二更新信號，并根據所述第一更新信號與所述第一增益控制信號輸出一第二增益控制信
號，并根據所述第一時鐘信號輸出所述第二更新信號與所述第二增益控制信號；以及一鎖存器電路，用于根據所述第二更新信號將所述第二增益控制信號輸出為一第三增益控制信號，其中所述第一增益控制電路用于根據所述第三增益控制信號設定所述第一電性元件。9.根據權利要求8所述的模擬前端裝置，還包括：一模數轉換器電路，用于根據一第二時鐘信號采樣所述第一輸出信號，以產生一數字輸出，其中所述第一時鐘信號與所述第二時鐘信號之間的一相位差為根據所述第一輸出信號的暫態誤差設定。10.根據權利要求1所述的模擬前端裝置，其特征在于，所述第一增益控制電路包括多個開關，當所述多個開關中的一第一開關導通時，所述第一電性元件的所述端經由所述第一開關耦接至所述第一輸入端，當所述多個開關中的一第二開關導通時，所述第一電性元件的所述端經由所述第二開關耦接至所述第一預設節點，且所述第一開關的一導通期間與所述第二開關的一導通期間不重疊。
技術總結
本發明提供一種模擬前端裝置，其包括放大器電路、第一增益控制電路以及追蹤電路。放大器電路用于根據一第一輸入信號產生一第一輸出信號。第一增益控制電路用于根據一第一增益控制信號設定一第一電性元件，并經由該第一電性元件將該第一輸入信號傳輸至該放大器電路的一第一輸入端，其中該第一電性元件的一端選擇性地耦接至該第一輸入端或一第一預設節點。追蹤電路用于根據該第一輸入端的一電平調整該第一預設節點的一電平，以降低該第一輸入端與該第一預設節點之間的電壓差。與該第一預設節點之間的電壓差。與該第一預設節點之間的電壓差。
