存儲器的控制方法、存儲器及存儲器系統與流程
1.本公開涉及半導體技術領域，尤其涉及一種存儲器的控制方法、存儲器及存儲器系統。
背景技術：
2.隨著半導體技術的不斷發展，目前存儲器制造技術已經逐步從簡單的平面結構過渡到較為復雜的三維結構，通過將存儲器單元三維地布置在襯底之上來提高集成密度。這種三維存儲器件的技術研發是國際研發的主流之一。
3.然而，為了讀取存儲單元的硬數據和軟數據，所需的讀取時間較長，且讀取過程中需要占用較多的鎖存器。
技術實現要素：
4.有鑒于此，本公開實施例為解決現有技術中存在的至少一個問題而提供一種存儲器的控制方法、存儲器及存儲器系統。
5.為達到上述目的，本公開實施例的技術方案是這樣實現的：
6.本公開實施例的第一方面提供了一種存儲器的控制方法，所述存儲器包括多個存儲單元，每個所述存儲單元被配置為存儲n位數據，其中，n為大于1的整數；所述方法包括：
7.基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，并將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中；
8.基于所述目標邏輯頁的所述硬讀取值，得到所述目標邏輯頁的硬數據；
9.基于所述目標邏輯頁的所述硬數據和所述軟讀取值，得到所述目標邏輯頁的軟數據。
10.在一些實施例中，所述頁緩沖器包括主鎖存器、偏置鎖存器和n個數據鎖存器；所述將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中，包括：將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述偏置鎖存器、所述n個數據鎖存器中的第一數據鎖存器和所述主鎖存器中；或者，將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述n個數據鎖存器中的第一數據鎖存器、所述偏置鎖存器和所述主鎖存器中。
11.在一些實施例中，所述方法還包括：在得到所述硬數據之后，釋放所述主鎖存器；在得到所述軟數據之后，將所述軟數據存儲至所述主鎖存器中。
12.在一些實施例中，所述方法還包括：將所述硬數據從所述偏置鎖存器或所述第一數據鎖存器轉儲至所述n個數據鎖存器中的第二數據鎖存器中，將所述軟數據從所述主鎖存器轉儲至所述n個數據鎖存器中的第三數據鎖存器中，并釋放所述偏置鎖存器、所述第一數據鎖存器和所述主鎖存器。
13.在一些實施例中，每個所述目標邏輯頁對應至少一個所述讀取電壓；所述基于目
標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，包括：對所述存儲單元施加每個所述讀取電壓后，通過連續的第一感測和第二感測分別得到對應于該讀取電壓的所述硬讀取值和所述軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間。
14.在一些實施例中，n為3時，每個所述存儲單元被配置為以23個存儲狀態中的一個存儲狀態存儲3位數據；第一讀取電壓至第七讀取電壓被用于區分所述23個存儲狀態。
15.在一些實施例中，n為3時，3個邏輯頁中的第一邏輯頁對應第一讀取電壓和第五讀取電壓；3個邏輯頁中的第二邏輯頁對應第二讀取電壓、第四讀取電壓和第六讀取電壓；3個邏輯頁中的第三邏輯頁對應第三讀取電壓和第七讀取電壓；其中，所述第一讀取電壓至所述第七讀取電壓依次增大。
16.在一些實施例中，所述目標邏輯頁為所述第一邏輯頁時，所述基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，包括：對所述存儲單元施加所述第一讀取電壓；通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間；對所述存儲單元施加所述第五讀取電壓；通過連續的第三感測和第四感測分別得到第二硬讀取值和第二軟讀取值；所述第三感測的感測時間小于所述第四感測的感測時間；所述第一硬讀取值和所述第二硬讀取值構成所述第一邏輯頁的所述硬讀取值；所述第一軟讀取值和所述第二軟讀取值構成所述第一邏輯頁的所述軟讀取值。
17.在一些實施例中，所述基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，包括：對所述存儲單元分別施加硬讀取電壓和軟讀取電壓，以分別得到所述目標邏輯頁的硬讀取值和軟讀取值。
18.本公開實施例的第二方面提供了一種存儲器，所述存儲器包括：存儲單元陣列，所述存儲單元陣列包括多個存儲單元；每個所述存儲單元被配置為存儲n位數據，其中，n為大于1的整數；外圍電路，所述外圍電路耦合到所述存儲單元陣列；所述外圍電路包括頁緩沖器；所述外圍電路被配置為：
19.基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，并將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至所述頁緩沖器中的三個鎖存器中；
20.基于所述目標邏輯頁的所述硬讀取值，得到所述目標邏輯頁的硬數據；
21.基于所述目標邏輯頁的所述硬數據和所述軟讀取值，得到所述目標邏輯頁的軟數據。
22.在一些實施例中，所述頁緩沖器包括主鎖存器、偏置鎖存器和n個數據鎖存器；所述外圍電路具體被配置為：將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述偏置鎖存器、所述n個數據鎖存器中的第一數據鎖存器和所述主鎖存器中；或者，將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述n個數據鎖存器中的第一數據鎖存器、所述偏置鎖存器和所述主鎖存器中。
23.在一些實施例中，所述外圍電路還被配置為：在得到所述硬數據之后，釋放所述主鎖存器；在得到所述軟數據之后，將所述軟數據存儲至所述主鎖存器中。
24.在一些實施例中，所述外圍電路還被配置為：將所述硬數據從所述偏置鎖存器或
所述第一數據鎖存器轉儲至所述n個數據鎖存器中的第二數據鎖存器，將所述軟數據從所述主鎖存器轉儲至所述n個數據鎖存器中的第三數據鎖存器中，并釋放所述偏置鎖存器、所述第一數據鎖存器和所述主鎖存器。
25.在一些實施例中，每個所述目標邏輯頁對應至少一個所述讀取電壓；所述外圍電路具體被配置為：對所述存儲單元施加每個所述讀取電壓后，通過連續的第一感測和第二感測分別得到對應于該讀取電壓的所述硬讀取值和所述軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間。
26.在一些實施例中，n為3時，每個所述存儲單元被配置為以23個存儲狀態中的一個存儲狀態存儲3位數據；第一讀取電壓至第七讀取電壓被用于區分所述23個存儲狀態。
27.在一些實施例中，n為3時，3個邏輯頁中的第一邏輯頁對應第一讀取電壓和第五讀取電壓；3個邏輯頁中的第二邏輯頁對應第二讀取電壓、第四讀取電壓和第六讀取電壓；3個邏輯頁中的第三邏輯頁對應第三讀取電壓和第七讀取電壓；其中，所述第一讀取電壓至所述第七讀取電壓依次增大。
28.在一些實施例中，所述目標邏輯頁為所述第一邏輯頁時，所述外圍電路具體被配置為：對所述存儲單元施加所述第一讀取電壓；通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間；對所述存儲單元施加所述第五讀取電壓；通過連續的第三感測和第四感測分別得到第二硬讀取值和第二軟讀取值；所述第三感測的感測時間小于所述第四感測的感測時間；所述第一硬讀取值和所述第二硬讀取值構成所述第一邏輯頁的所述硬讀取值；所述第一軟讀取值和所述第二軟讀取值構成所述第一邏輯頁的所述軟讀取值。
29.在一些實施例中，所述外圍電路具體被配置為：對所述存儲單元分別施加硬讀取電壓和軟讀取電壓，以分別得到所述目標邏輯頁的硬讀取值和軟讀取值。
30.本公開實施例的第三方面提供了一種存儲器系統，所述存儲器系統包括：至少一個上述存儲器；以及耦合到所述存儲器的控制器。
31.本公開實施例提供了一種存儲器的控制方法、存儲器及存儲器系統。所述存儲器包括多個存儲單元，每個所述存儲單元被配置為存儲n位數據，其中，n為大于1的整數；所述方法包括：基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，并將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中；基于所述目標邏輯頁的所述硬讀取值，得到所述目標邏輯頁的硬數據；基于所述目標邏輯頁的所述硬數據和所述軟讀取值，得到所述目標邏輯頁的軟數據。本公開在得到硬數據和軟數據的過程中只需要利用三個鎖存器以分別存儲硬讀取值、軟讀取值和禁止信息，因而可以減少鎖存器的占用，預留出更多的鎖存器以用于下一邏輯頁數據的讀取。
附圖說明
32.圖1為本公開根據一示例性實施例示出的一種存儲器系統的塊圖；
33.圖2a為本公開根據一示例性實施例示出的一種存儲器卡的示意圖；
34.圖2b為本公開根據一示例性實施例示出的一種固態驅動器(ssd)的示意圖；
35.圖3為本公開實施例提供的包括外圍電路的示例性存儲器的示意圖；
36.圖4為本公開實施例提供的包括存儲串的示例性存儲單元陣列的截面的示意圖；
37.圖5為本公開實施例提供的包括存儲單元陣列和外圍電路的示例性存儲器的塊圖；
38.圖6為本公開實施例提供的一種感測節點so的放電曲線示意圖；
39.圖7為本公開實施例提供的一種硬數據的讀取過程示意圖；
40.圖8a為本公開實施例提供的一種軟數據的讀取過程示意圖；
41.圖8b為本公開實施例提供的一種軟數據讀取的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖；
42.圖9為本公開實施例提供的一種存儲器的控制方法的流程示意圖；
43.圖10為本公開實施例提供的一種連續感測的示意圖；
44.圖11為本公開實施例提供的一種存儲器的控制方法的具體流程示意圖；
45.圖12a為本公開實施例提供的一種讀取tlc低頁數據的過程示意圖；
46.圖12b為本公開實施例提供的一種讀取tlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖；
47.圖13a為本公開實施例提供的一種讀取qlc低頁數據的過程示意圖；
48.圖13b為本公開實施例提供的一種讀取qlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖；
49.圖14為本公開實施例提供的另一種存儲器的控制方法的具體流程示意圖；
50.圖15a為本公開實施例提供的另一種讀取tlc低頁數據的過程示意圖；
51.圖15b為本公開實施例提供的另一種讀取tlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖；
52.圖16a為本公開實施例提供的另一種讀取qlc低頁數據的過程示意圖；
53.圖16b為本公開實施例提供的另一種讀取qlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖。
具體實施方式
54.下面將參照附圖更詳細地描述本公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式，然而應當理解，可以以各種形式實現本公開，而不應被這里闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本公開，并且能夠將本公開的范圍完整的傳達給本領域的技術人員。
55.在下文的描述中，給出了大量具體的細節以便提供對本公開更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本公開可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本公開發生混淆，對于本領域公知的一些技術特征未進行描述；即，這里不描述實際實施例的全部特征，不詳細描述公知的功能和結構。
56.在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
57.應當明白，空間關系術語例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述
為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在
……
下面”和“在
……
下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
58.在此使用的術語的目的僅在于描述具體實施例并且不作為本公開的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
59.參考圖1，圖1為本公開根據一示例性實施例示出的一種存儲器系統的塊圖。系統100可以是移動電話、臺式計算機、膝上型計算機、平板計算機、車輛計算機、游戲控制臺、打印機、定位設備、可穿戴電子設備、智能傳感器、虛擬現實(vr)設備、增強現實(ar)設備或者其中具有存儲器的任何其他合適的電子設備。如圖1所示，系統100可以包括主機108和存儲器系統102，存儲器系統102具有一個或多個存儲器104和控制器106。主機108可以是電子設備的處理器(例如，中央處理單元(cpu))或者片上系統(soc)(例如，應用處理器(ap))。主機108可以被配置為將數據發送到存儲器104或從存儲器104接收數據。
60.存儲器104可以是本公開中公開的任何存儲器。如下文詳細公開的，存儲器104(例如，nand閃存存儲器(例如，三維(3d)nand閃存存儲器))可以在擦除操作期間具有來自耦合到未選定字線的驅動晶體管(例如，串驅動器)的減小的漏電流，這允許驅動晶體管的進一步尺寸縮小。
61.根據一些實施例，控制器106耦合到存儲器104和主機108，并且被配置為控制存儲器104。控制器106可以管理存儲在存儲器104中的數據，并且與主機108通信。在一些實施例中，控制器106被設計為用于在低占空比環境中操作，如安全數字(sd)卡、緊湊型閃存(cf)卡、通用串行總線(usb)閃存驅動器、或用于在諸如個人計算器、數字相機、移動電話等的電子設備中使用的其他介質。在一些實施例中，控制器106被設計為用于在高占空比環境ssd或嵌入式多媒體卡(emmc)中操作，ssd或emmc用作諸如智能電話、平板計算機、膝上型計算機等的移動設備的數據儲存器以及企業存儲陣列。控制器106可以被配置為控制存儲器104的操作，例如讀取、擦除和編程操作。控制器106還可以被配置為管理關于存儲在或要存儲在存儲器104中的數據的各種功能，包括但不限于壞塊管理、垃圾收集、邏輯到物理地址轉換、損耗均衡等。在一些實施例中，控制器106還被配置為處理關于從存儲器104讀取的或者被寫入到存儲器104的數據的糾錯碼(ecc)。控制器106還可以執行任何其他合適的功能，例如，格式化存儲器104。控制器106可以根據特定通信協議與外部設備(例如，主機108)通信。例如，控制器106可以通過各種接口協議中的至少一種與外部設備通信，接口協議例如usb協議、mmc協議、外圍部件互連(pci)協議、pci高速(pci-e)協議、高級技術附件(ata)協議、串行ata協議、并行ata協議、小型計算機小型接口(scsi)協議、增強型小型磁盤接口(esdi)協議、集成驅動電子設備(ide)協議、firewire協議等。
62.控制器106和一個或多個存儲器104可以集成到各種類型的存儲設備中，例如，包括在相同封裝(例如，通用閃存存儲(ufs)封裝或emmc封裝)中。也就是說，存儲器系統102可以實施并且封裝到不同類型的終端電子產品中。在如圖2a中所示的一個示例中，控制器106
和單個存儲器104可以集成到存儲器卡202中。存儲器卡202可以包括pc卡(pcmcia，個人計算機存儲器卡國際協會)、cf卡、智能媒體(sm)卡、存儲器棒、多媒體卡(mmc、rs-mmc、mmcmicro)、sd卡(sd、minisd、microsd、sdhc)、ufs等。存儲器卡202還可以包括將存儲器卡202與主機(例如，圖1中的主機108)耦合的存儲器卡連接器204。在如圖2b中所示的另一示例中，控制器106和多個存儲器104可以集成到ssd206中。ssd206還可以包括將ssd206與主機(例如，圖1中的主機108)耦合的ssd連接器208。在一些實施例中，ssd206的存儲容量和/或操作速度大于存儲器卡202的存儲容量和/或操作速度。
63.圖3示出了根據本公開內容的一些方面的包括外圍電路的示例性存儲器300的示意性電路圖。存儲器300可以是圖1中的存儲器104的示例。存儲器300可包括存儲單元陣列301和耦合到存儲單元陣列301的外圍電路302。存儲單元陣列301可以是nand閃存單元陣列，其中存儲單元306以各自在襯底(未示出)上方垂直延伸的nand存儲串308的陣列的形式來提供。在一些實施方式中，每個nand存儲串308包括串聯耦合且垂直堆疊的多個存儲單元306。每個存儲單元306可保持連續模擬值，例如電壓或電荷，其取決于在存儲單元306的區域內俘獲的電子的數量。每個存儲單元306可以是包括浮柵晶體管的浮柵型存儲單元，或者是包括電荷俘獲晶體管的電荷俘獲型存儲單元。
64.每個所述存儲單元306具有多個存儲狀態中的任意一個存儲狀態。具體而言，每個存儲單元306可被配置為以2n個存儲狀態中的一個存儲狀態存儲n位數據，其中，n為大于1的整數。該2n個存儲狀態包括擦除狀態和2
n-1個非擦除狀態。在一些實施方式中，每個存儲單元306是具有兩個可能存儲狀態(電平)且因此可存儲一位數據的單電平單元(slc)。例如，第一存儲狀態“0”可對應于第一閾值電壓范圍，而第二存儲狀態“1”可對應于第二閾值電壓范圍。在一些實施方式中，每個存儲單元306是能夠以多于四個存儲狀態(電平)存儲多于單個位的數據的xlc。在一個示例中，通過將三個可能的標稱存儲值中的一個寫入到mlc存儲單元來進行編程操作，以將該mlc存儲單元從擦除狀態編程至三個可能的編程電平(例如，01、10和11)中的一個。第四標稱存儲值可用于表示擦除狀態(例如，00)。
65.如圖3中所示，每個nand存儲串308還可包括在其源極端處的源極選擇柵極(ssg)晶體管310和在其漏極端處的漏極選擇柵極(dsg)晶體管312。ssg晶體管310和dsg晶體管312可被配置為在讀取和編程操作期間啟動選定的nand存儲串308(陣列的列)。在一些實施方式中，同一存儲塊304中的nand存儲串308的源極通過同一源極線(sl)314(例如，共同的sl)耦合。換言之，根據一些實施方式，同一存儲塊304中的所有nand存儲串308具有陣列共源極(acs)。根據一些實施方式，每個nand存儲串308的漏極耦合到相應位線316，可經由輸出總線(未圖示)從所述相應位線讀取或寫入數據。在一些實施方式中，每個nand存儲串308被配置為通過經由一條或多條dsg線313將選擇電壓或取消選擇電壓施加到相應dsg晶體管312的柵極和/或通過經由一條或多條ssg線315將選擇電壓或取消選擇電壓施加到相應ssg晶體管310的柵極而被選擇或取消選擇。
66.如圖3中所示，nand存儲串308可被組織成多個存儲塊304，每個存儲塊可具有例如耦合到acs的公共源極線314。在一些實施方式中，每個存儲塊304是用于擦除操作的基本數據單位，即，同時擦除同一存儲塊304上的所有存儲單元306。為了擦除選定存儲塊304中的存儲單元306，可以用擦除電壓(vers)(例如，高正偏壓(例如，20v或更大))來偏置耦合到選定存儲塊304以及與選定存儲塊304在同一平面中的未選定存儲塊304的源極線314。鄰近
nand存儲串308的存儲單元306可通過字線318耦合，所述字線選擇存儲單元306的哪一行受讀取和編程操作影響。在一些實施方式中，每條字線318耦合到存儲單元306的存儲頁320，其是用于讀取和編程操作的基本數據單位。以位為單位的一個存儲頁320的大小可與一個存儲塊304中由字線318耦合的nand存儲串308的數量相關。每條字線318可包括在相應存儲頁320中的每個存儲單元306處的多個控制柵極(柵電極)和耦合控制柵極的柵極線。
67.如圖3所示，存儲單元陣列301可以包括在每個存儲塊304中的多行和多列中的存儲單元306的陣列。根據一些實施方式，一行存儲單元306對應于一個或多個存儲頁320，且一列存儲單元對應于一個nand存儲串308。多行存儲單元306可以分別耦合到字線318，并且多列存儲單元306可以分別耦合到位線316。外圍電路302可通過位線316和字線318耦合到存儲單元陣列301。
68.圖4示出了根據本發明的一些方面的包括nand存儲器串308的示例性存儲器陣列301的剖面示意圖。如圖4所示，nand存儲器串308可以包括層疊結構410，該層疊結構410包括依次交替層疊設置的多條柵極層411和多個絕緣層412，以及垂直貫穿柵極層411和絕緣層412的存儲器串308。柵極層411和絕緣層412可以交替層疊，相鄰的兩層柵極層411由一層絕緣層412隔開。層疊結構410中柵極層411和絕緣層412的對的數量，可以確定存儲器陣列401中包括的存儲器單元的數量。
69.柵極層411的組成材料可以包括導電材料。導電材料包括但不限于鎢(w)、鈷(co)、銅(cu)、鋁(al)、多晶硅、摻雜硅、硅化物或其任何組合。在一些實施方式中，每個柵極層411包括金屬層，例如，鎢層。在一些實施方式中，每個柵極層411包括摻雜多晶硅層。每個柵極層411可以包括圍繞存儲單元的控制柵極。在層疊結構410的頂部處的柵極層411，可以橫向地延伸作為上選擇柵極線，在層疊結構410底部處的柵極層411可以橫向地延伸作為下選擇柵極線，在上選擇柵極線與下選擇柵極線之間橫向地延伸的柵極層411可以作為字線層。
70.在一些實施例中，層疊結構410可以設置在襯底401上。襯底401可以包括硅(例如，單晶硅)、硅鍺(sige)、砷化鎵(gaas)、鍺(ge)、絕緣體上硅(soi)、絕緣體上鍺(goi)或者任何其他合適的材料。
71.返回參考圖3，外圍電路302可以通過位線316、字線318、源極線314、ssg線315和dsg線313耦合到存儲單元陣列301。外圍電路302可以包括任何合適的模擬、數字以及混合信號電路，以用于通過經由位線316、字線318、源極線314、ssg線315和dsg線313將電壓信號和/或電流信號施加到每個目標存儲單元306以及從每個目標存儲單元306感測電壓信號和/或電流信號來促進存儲單元陣列301的操作。外圍電路302可以包括使用金屬-氧化物-半導體(mos)技術形成的各種類型的外圍電路。例如，圖5示出了一些示例性外圍電路，外圍電路302包括頁緩沖器/感測放大器504、列解碼器/位線驅動器506、行解碼器/字線驅動器508、電壓發生器510、控制邏輯單元512、寄存器514、接口516和數據總線518。應當理解，在一些示例中，還可以包括圖5中未示出的附加外圍電路。
72.頁緩沖器/感測放大器504可以被配置為根據來自控制邏輯單元512的控制信號從存儲單元陣列301讀取數據以及向存儲單元陣列301編程(寫入)數據。在一個示例中，頁緩沖器/感測放大器504可以存儲要被編程到存儲單元陣列301的一個存儲頁320中的一頁編程數據(寫入數據)。在另一示例中，頁緩沖器/感測放大器504可以執行編程驗證操作，以確保數據已經被正確地編程到耦合到選定字線318的存儲單元306中。在又一示例中，頁緩沖
器/感測放大器504還可以感測來自位線316的表示存儲在存儲單元306中的數據位的低功率信號，并且在讀取操作中將小電壓擺幅放大到可識別的邏輯電平。列解碼器/位線驅動器506可以被配置為由控制邏輯單元512控制，并且通過施加從電壓發生器510生成的位線電壓來選擇一個或多個nand存儲串308。
73.行解碼器/字線驅動器508可以被配置為由控制邏輯單元512控制，并且選擇/取消選擇存儲單元陣列301的存儲塊304并且選擇/取消選擇存儲塊304的字線318。行解碼器/字線驅動器508還可以被配置為使用從電壓發生器510生成的字線電壓來驅動字線318。在一些實施方式中，行解碼器/字線驅動器508還可以選擇/取消選擇并且驅動ssg線315和dsg線313。如下文詳細描述的，行解碼器/字線驅動器508被配置為對耦合到(一個或多個)選定字線318的存儲單元306執行擦除操作。電壓發生器510可以被配置為由控制邏輯單元512控制，并且生成要被供應到存儲單元陣列301的字線電壓(例如，讀取電壓、編程電壓、通過電壓、局部電壓、驗證電壓等)、位線電壓和源極線電壓。
74.控制邏輯單元512可以耦合到上文描述的每個外圍電路，并且被配置為控制每個外圍電路的操作。寄存器514可以耦合到控制邏輯單元512，并且包括狀態寄存器、命令寄存器和地址寄存器，以用于存儲用于控制每個外圍電路的操作的狀態信息、命令操作碼(op碼)和命令地址。接口516可以耦合到控制邏輯單元512，并且充當控制緩沖器，以緩沖從主機(未示出)接收的控制命令并且并將其中繼到控制邏輯單元512，以及緩沖從控制邏輯單元512接收的狀態信息并且將其中繼到主機。接口516還可以經由數據總線518耦合到列解碼器/位線驅動器506，并且充當數據i/o接口和數據緩沖器，以緩沖數據并且將其中繼到存儲單元陣列301或從存儲單元陣列301中繼或緩沖數據。
75.在對存儲單元進行讀取操作的過程中，由于存儲單元的存儲狀態不同(例如，存儲單元中存儲“1”或“0”)，產生的溝道電流也不同，基于此，可以通過感測溝道電流來獲取存儲單元的存儲狀態，從而得到存儲單元所存儲的數據。考慮到三維nand存儲器的溝道電流比較小，直接量測該小電流存在困難。實際應用中，在小面積的頁緩沖器中一般通過檢測頁緩沖器中感測節點so的放電來間接的測量溝道電流，從而獲取存儲單元的存儲狀態。
76.圖6為本公開實施例提供的一種感測節點so的放電曲線示意圖。如圖6所示，在執行讀取操作時，先將感測節點so充電至固定電壓，感測節點so通過位線連接到存儲單元，若執行讀取操作時施加的讀取電壓能夠使得存儲單元導通，則過一段時間(如圖6中的δt)后，感測節點so會由于存儲單元的導通而放電；若執行讀取操作時施加的讀取電壓無法使得存儲單元導通或僅能使得存儲單元弱導通，則過一段時間(如圖6中的δt)后，感測節點so幾乎不放電。基于此，可以通過感測節點so的電壓變化δvc來間接的測量溝道電流，從而得到存儲單元的存儲狀態。
77.通常，將指示存儲單元所處的存儲狀態的數據稱為硬數據(hard data)，硬數據是存儲單元中所存儲比特的讀出值，可以通過用于區分存儲單元的不同存儲狀態的電壓(例如，圖7中的v
r1
)來執行讀取操作以得到硬數據；而將指示存儲單元的閾值電壓在該存儲單元所處的存儲狀態對應的閾值電壓分布中的位置的數據稱為軟數據(soft data)，軟數據可以為上述硬數據提供附加的可靠性信息，軟數據是基于硬數據對應的讀取電壓之間的附加電壓(例如，圖8a中的v
r1
?△
v和v
r1
+
△
v)處感測生成的，軟數據的值表示存儲單元的閾值電壓相對于上述硬數據對應的讀取電壓的接近程度。
78.以下結合圖7和圖8a對硬數據和軟數據的讀取過程進行說明。圖7為本公開實施例提供的一種硬數據的讀取過程示意圖。如圖7所示，以三級存儲單元(trinary-level cell，tlc)為例，每個存儲單元可以被配置為以8個存儲狀態(例如，可以為p0-p7態)之一來存儲3位數據。在tlc中，每個物理頁對應3個邏輯頁，即低頁(lp)、中頁(mp)和高頁(up)。例如，對存儲單元進行讀取操作以讀取低頁的硬數據時，需要首先對該存儲單元所在字線施加讀取電壓v
r1
，讀取電壓v
r1
用于區分p0態與p1-p7態。通過檢測感測節點so的放電，以得到v
r1
對應的硬讀取值。在一些實施例中，閾值電壓小于讀取電壓v
r1
的存儲單元的硬讀取值為1，閾值電壓大于讀取電壓v
r1
的存儲單元的硬讀取值為0。
79.在另一些實施例中，閾值電壓小于讀取電壓v
r1
的存儲單元的硬讀取值為0，閾值電壓大于讀取電壓v
r1
的存儲單元的硬讀取值為1。本公開對此不做限制。
80.然后對該存儲單元所在字線施加讀取電壓v
r5
，其中，讀取電壓v
r5
用于區分p0-p4態與p5-p7態。通過檢測感測節點so的放電，以得到v
r5
對應的硬讀取值。在一些實施例中，閾值電壓小于讀取電壓v
r5
的存儲單元的硬讀取值為1，閾值電壓大于讀取電壓v
r5
的存儲單元的硬讀取值為0。最后，將讀取電壓v
r5
對應的硬讀取值取反后與讀取電壓v
r1
對應的硬讀取值進行或運算，以得到低頁對應的硬數據。
81.圖8a為本公開實施例提供的一種軟數據的讀取過程示意圖。如圖8a所示，以讀取tlc中低頁的軟數據為例，首先需要對待讀取的存儲單元所在的字線施加讀取電壓v
r1
?△
v，以得到讀取電壓v
r1
?△
v對應的軟讀取值。其中，
△
v的值可以基于tlc中各存儲狀態的閾值電壓分布來確定。存儲單元的閾值電壓小于讀取電壓v
r1
?△
v時，v
r1
?△
v對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r1
?△
v時，v
r1
?△
v對應的軟讀取值為0。再對存儲單元所在的字線施加讀取電壓v
r1
+
△
v，以得到讀取電壓v
r1
+
△
v對應的軟讀取值。存儲單元的閾值電壓小于讀取電壓v
r1
+
△
v時，v
r1
+
△
v對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r1
+
△
v時，v
r1
+
△
v對應的軟讀取值為0。將讀取電壓v
r1
?△
v對應的軟讀取值與讀取電壓v
r1
+
△
v對應的軟讀取值進行異或(xor)運算，以得到v
r1
對應的軟讀取值。其中，存儲單元的閾值電壓大于v
r1
?△
v且小于v
r1
+
△
v時，v
r1
對應的軟讀取值為1，存儲單元的閾值電壓大于v
r1
+
△
v或小于v
r1
?△
v時，v
r1
對應的軟讀取值為0。
82.然后，對待讀取的存儲單元所在的字線分別施加讀取電壓v
r5
?△
v和讀取電壓v
r5
+
△
v，以得到v
r5
對應的軟讀取值。應理解，得到v
r5
對應的軟讀取值與上述得到v
r1
對應的軟讀取值的方法類似，因此不再贅述。最后，將v
r1
對應的軟讀取值與v
r5
對應的軟讀取值進行或運算，以得到低頁的軟數據。這里，將上述讀取軟數據的方法稱為軟數據單位讀取(soft data single bit read，sdsbr)。
83.如上所述，為了得到tlc低頁的硬數據，需要執行兩次讀取操作，而為了得到tlc低頁的軟數據，需要執行四次讀取操作，由于每次進行讀取操作時都需要對待讀取的存儲單元所在的字線和位線進行相應的設置，因此導致所需要的讀取時間較長。
84.圖8b為本公開實施例提供的一種軟數據讀取的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖。如圖8b所示，tlc的頁緩沖器包括一個主鎖存器ds、一個偏置鎖存器dl和三個數據鎖存器(圖8b中的d1、d2和dc)。當以讀取電壓v
r1
?△
v執行完讀取操作后，將v
r1
?△
v對應的軟讀取值data1存儲至數據鎖存器dl。此時，將基于以讀取電壓v
r1
?△
v執行的讀取操作后得到的v
r5
?△
v對應的禁止信息存儲至偏置鎖存器dl中。其中，v
r5
?△
v對應的禁止
信息用于指示：在執行p5態對應的讀取操作(以讀取電壓v
r5
?△
v執行讀取操作)時，對與待讀取的存儲單元位于同一字線上的閾值電壓小于讀取電壓v
r1
?△
v的存儲單元的位線施加讀取禁止電壓。
85.當以讀取電壓v
r1
+
△
v執行完讀取操作后，將數據data2存儲至數據鎖存器dc中。其中，data2是v
r1
?△
v對應的軟讀取值與v
r1
+
△
v對應的軟讀取值進行異或運算后的結果。此時，將基于以讀取電壓v
r1
+
△
v執行的讀取操作后得到的v
r5
+
△
v對應的禁止信息存儲至數據鎖存器d1。其中，v
r5
+
△
v對應的禁止信息用于指示：在以讀取電壓v
r5
+
△
v執行讀取操作時，對與待讀取的存儲單元位于同一字線上的閾值電壓小于讀取電壓v
r1
+
△
v的存儲單元的位線施加讀取禁止電壓。而偏置鎖存器dl仍存儲v
r5
?△
v對應的禁止信息，
86.當以讀取電壓v
r5
?△
v執行讀取操作時，將v
r5
?△
v對應的禁止信息從偏置鎖存器dl轉儲至主鎖存器ds中，并基于v
r5
?△
v對應的禁止信息，對與待讀取的存儲單元位于同一字線上的閾值電壓小于讀取電壓v
r1
?△
v的存儲單元的位線施加讀取禁止電壓。當以讀取電壓v
r5
?△
v執行完讀取操作后，將v
r5
?△
v對應的軟讀取值data3存儲至數據鎖存器d2中。此時，偏置鎖存器dl、數據鎖存器d1和數據鎖存器dc中仍分別存儲v
r5
?△
v對應的禁止信息、v
r5
+
△
v對應的禁止信息和數據data2。
87.當以讀取電壓v
r5
+
△
v執行讀取操作時，將v
r5
+
△
v對應的禁止信息從數據鎖存器d1轉儲至主鎖存器ds中，并基于v
r5
+
△
v對應的禁止信息，對與待讀取的存儲單元位于同一字線上的閾值電壓小于讀取電壓v
r1
+
△
v的存儲單元的位線施加讀取禁止電壓。當以讀取電壓v
r5
+
△
v執行完讀取操作后，將軟數據data4存儲至數據鎖存器dc中。其中，軟數據data4是將v
r5
+
△
v對應的軟讀取值與v
r5
?△
v對應的軟讀取值data3進行異或運算后再與數據data2進行或運算的結果。此時，偏置鎖存器dl和數據鎖存器d1中仍分別存儲v
r5
?△
v對應的禁止信息和v
r5
+
△
v對應的禁止信息。
88.在得到低頁的軟數據的過程中，需要占用至少五個鎖存器。并且，由于需要通過不同的讀取操作來分別得到硬數據和軟數據，因此無法滿足同時緩存硬數據和軟數據的需求。
89.為此，本公開實施例提供了一種存儲器的控制方法。圖9為本公開實施例提供的一種存儲器的控制方法的流程示意圖。存儲器包括多個存儲單元，每個存儲單元被配置為存儲n位數據，其中，n為大于1的整數。如圖9所示，在步驟901中，基于目標邏輯頁對應的讀取電壓執行讀取操作，得到目標邏輯頁的硬讀取值和軟讀取值，并將硬讀取值、軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中。
90.目標邏輯頁為即將執行讀取操作的邏輯頁。例如，n為3時，也即是，在tlc中，一個物理頁對應三個邏輯頁，分別為低頁(lp)、中頁(mp)和高頁(up)，則目標邏輯頁可以為低頁、中頁和高頁中的任意一個。n為4時，也即是，在四級存儲單元(quad-level cell，qlc)中，一個物理頁對應四個邏輯頁，分別為低頁(lp)、中頁(mp)、高頁(up)和額外頁(xp)，則目標邏輯頁可以為低頁、中頁、高頁和額外頁中的任意一個。
91.每個目標邏輯頁對應至少一個讀取電壓。例如，n為3時，每個存儲單元被配置為以8個存儲狀態中的一個存儲狀態存儲3位數據，第一讀取電壓至第七讀取電壓用于區分這8個存儲狀態。其中，第一讀取電壓至第七讀取電壓依次增大。n為3時，一個物理頁對應三個邏輯頁，三個邏輯頁中的第一邏輯頁對應第一讀取電壓和第五讀取電壓。三個邏輯頁中的
第二邏輯頁對應第二讀取電壓、第四讀取電壓和第六讀取電壓，三個邏輯頁中的第三邏輯頁對應第三讀取電壓和第七讀取電壓。這里，第一邏輯頁可以為tlc的低頁，第二邏輯頁可以為tlc的中頁，第三邏輯頁可以為tlc的高頁。
92.在一些實施例中，對存儲單元分別施加硬讀取電壓和軟讀取電壓，以分別得到目標邏輯頁的硬讀取值和軟讀取值。以tlc的低頁為例進行說明。對存儲單元施加第一硬讀取電壓(例如，第一讀取電壓v
r1
)以得到第一硬讀取值，然后對存儲單元施加第一軟讀取電壓以得到第一軟讀取值，其中，第一軟讀取電壓可以為比第一硬讀取電壓大預設值的電壓(例如，v
r1
+
△
v)；對存儲單元施加第二硬讀取電壓(例如，第五讀取電壓v
r5
)以得到第二硬讀取值，然后對存儲單元施加第二軟讀取電壓以得到第二軟讀取值，其中，第二軟讀取電壓可以為比第二硬讀取電壓大預設值的電壓(例如，v
r5
+
△
v)。
93.在另一些實施例中，基于低頁對應的讀取電壓(第一讀取電壓和第五讀取電壓)執行讀取操作包括連續的兩次感測。例如，基于低頁對應的第一讀取電壓執行的讀取操作包括連續的第一感測和第二感測。通過設置第一感測的感測時間小于第二感測的感測時間，從而使得在第一感測中，閾值電壓小于比第一讀取電壓大預設值的電壓(例如，v
r1
+
△
v)的存儲單元的讀取值為1，閾值電壓大于比第一讀取電壓大預設值的電壓(例如，v
r1
+
△
v)的存儲單元的讀取值為0；而使得在第二感測中，閾值電壓小于第一讀取電壓(例如，v
r1
)的存儲單元的讀取值為1，閾值電壓大于第一讀取電壓(例如，v
r1
)的存儲單元的讀取值為0。從而可以通過施加一次讀取電壓，執行包括連續的兩次感測的讀取操作，以得到兩個不同的電壓對應的讀取值(例如，第一硬讀取值和第一軟讀取值)。
94.步驟901中基于目標邏輯頁對應的讀取電壓執行的讀取操作包括連續的兩次感測。圖10為本公開實施例提供的一種連續感測的示意圖。如圖10所示，橫軸為時間，縱軸為電壓。圖10中的曲線表示感測節點so的電壓變化。t1-t2為連續的兩次感測中的第一感測，t2-t3為通過第一感測中感測節點so的放電得到硬讀取值的過程。t3-t4為連續的兩次感測中的第二感測，t4-t5為通過第二感測中感測節點so的放電得到軟讀取值的過程。其中，第一感測的感測時間小于第二感測的感測時間，也即是(t2-t1)＜(t4-t3)。
95.頁緩沖器包括主鎖存器ds、偏置鎖存器dl和n個數據鎖存器。在一些實施例中，將硬讀取值、軟讀取值和禁止信息分別存儲至偏置鎖存器dl、n個數據鎖存器中的第一數據鎖存器和主鎖存器ds中。其中，第一數據鎖存器為n個數據鎖存器中的任意一個。在另一些實施例中，將硬讀取值、軟讀取值和禁止信息分別存儲至第一數據鎖存器、偏置鎖存器dl和主鎖存器ds中。示例性地，以讀取tlc的低頁數據為例，在一些實施例中，基于第一硬讀取電壓和第一軟讀取電壓分別執行讀取操作，以得到第一硬讀取值和第一軟讀取值。同時，基于第一軟讀取電壓執行讀取操作，還可以得到第二硬讀取電壓對應的禁止信息。其中，第二硬讀取電壓對應的禁止信息用于指示：在后續以第二硬讀取電壓執行讀取操作時，對與待讀取的存儲單元位于同一字線上的閾值電壓小于第一軟讀取電壓的存儲單元的位線施加讀取禁止電壓。然后，將第一硬讀取值、第一軟讀取值和第二硬讀取電壓對應的禁止信息分別存儲至偏置鎖存器dl、三個數據鎖存器中的第一鎖存器和主鎖存器ds中。
96.在另一些實施例中，基于第一讀取電壓執行讀取操作，以得到第一硬讀取值和第一軟讀取值。同時，基于第一讀取電壓執行讀取操作，還可以得到第一禁止信息。其中，第一禁止信息用于指示：在后續以第五讀取電壓執行讀取操作時，對與待讀取的存儲單元位于
同一字線上的閾值電壓小于第一讀取電壓的存儲單元的位線施加讀取禁止電壓。然后，將第一硬讀取值、第一軟讀取值和第一禁止信息分別存儲至偏置鎖存器dl、三個數據鎖存器中的第一鎖存器和主鎖存器ds中。
97.在步驟902中，基于目標邏輯頁的硬讀取值，得到目標邏輯頁的硬數據。
98.示例性地，以讀取tlc的低頁的硬數據為例，在基于第一硬讀取電壓、第一軟讀取電壓、第二硬讀取電壓和第二軟讀取電壓分別執行讀取操作以得到第一硬讀取值、第一軟讀取值、第二硬讀取值和第二軟讀取值之后，或者，在基于第一讀取電壓執行讀取操作得到第一硬讀取值和第一軟讀取值，以及基于第五讀取電壓執行讀取操作得到第二硬讀取值和第二軟讀取值之后，將第二硬讀取值取反后與第一硬讀取值進行或運算的結果作為低頁的硬數據。例如，第一硬讀取值為a，第二硬讀取值為b，硬數據
99.在一些實施例中，在得到硬數據之后，釋放主鎖存器ds。從而在得到軟數據后，主鎖存器ds可以存儲軟數據。
100.在步驟903中，基于目標邏輯頁的硬數據和軟讀取值，得到目標邏輯頁的軟數據。
101.示例性地，以讀取tlc的低頁的軟數據為例，將第二軟讀取值取反后與第一軟讀取值進行或運算的結果，與上述低頁的硬數據進行異或運算，以得到低頁的軟數據。例如，第一軟讀取值為c，第二軟讀取值為d，硬數據為hd，軟數據
102.在一些實施例中，在得到軟數據之后，將軟數據存儲至主鎖存器ds中。
103.相比于相關技術中，需要分別通過不同的讀取操作得到硬讀取值和軟讀取值，本公開通過一次讀取操作同時得到硬讀取值和軟讀取值，進而通過每次讀取操作得到的硬讀取值和軟讀取值得到硬數據和軟數據，可以避免較多的讀取操作導致的較長的字線和位線設置時間，進而可以減少讀取時間；并且，本公開在得到硬數據和軟數據的過程中只需要占用三個鎖存器來存儲硬讀取值、軟讀取值和禁止信息，進而可以預留出更多的鎖存器以用于下一邏輯頁數據的讀取。
104.在一些實施例中，在將軟數據存儲至主鎖存器ds之后，將硬數據從偏置鎖存器dl或第一數據鎖存器轉儲至n個數據鎖存器中的第二數據鎖存器中，將軟數據從主鎖存器ds轉儲至n個數據鎖存器中的第三數據鎖存器中，并且釋放偏置鎖存器dl、第一數據鎖存器和主鎖存器ds。其中，第一數據鎖存器、第二數據鎖存器和第三數據鎖存器為n個數據鎖存器中不同的數據鎖存器。這里，可以在下一邏輯頁數據的讀取操作之前，將硬數據從偏置鎖存器dl轉儲至n個數據鎖存器中的第二數據鎖存器中，將軟數據從主鎖存器ds轉儲至n個數據鎖存器中的第三數據鎖存器中，并且釋放偏置鎖存器dl、第一數據鎖存器和主鎖存器ds。
105.本公開通過將硬數據從偏置鎖存器dl轉儲至n個數據鎖存器中的第二數據鎖存器中，將軟數據從主鎖存器ds轉儲至n個數據鎖存器中的第三數據鎖存器中，并且釋放偏置鎖存器dl、第一數據鎖存器和主鎖存器ds，進而可以利用釋放后的偏置鎖存器dl、第一數據鎖存器和主鎖存器ds進行下一個邏輯頁的讀取。
106.圖11為本公開實施例提供的一種存儲器的控制方法的具體流程示意圖。如圖11所示，在步驟1101中，執行預脈沖(prepulse)操作。在一些實施例中，在進行讀取操作之前，可以對選定字線(即待讀取的存儲單元所在的字線)和非選定字線施加通過電壓，以將選定字線和非選定字線導通，并將選定存儲串(即待讀取的存儲單元所在的存儲串)和/或非選定
存儲串的底部選擇管和頂部選擇管關斷，以便通過電荷共享在每個存儲串的存儲單元的溝道中建立基本均勻的電荷分布，進而可以減少讀取干擾的程度，以及防止存儲串之間的熱載流子注入(hot carrier injection，hci)串擾。
107.在步驟1102中，對字線和位線進行選擇。行驅動器可以響應于來自控制電路的行地址信號而操作，以便生成字線信號以選擇用于讀取操作的字線。列驅動器可以響應于來自控制電路的列地址信號而操作，以便生成位線信號以選擇用于讀取操作的位線。如此，經由選擇的字線和位線即可選中目標存儲單元，在讀取操作過程中，可以經由選擇的字線對目標存儲單元施加讀取電壓，可以經由選擇的位線從目標存儲單元感測電流信號以從目標存儲單元中讀出數據。例如，以讀取tlc低頁的數據為例，可以將第一讀取電壓或第五讀取電壓施加在選定字線上，將通過電壓施加在未選定字線上，同時基于禁止信息(例如，圖15b中的第一禁止信息)對禁止讀取的存儲單元所在位線上施加讀取禁止電壓，進而可以通過檢測目標存儲單元所在位線的感測電流來讀取該目標存儲單元的數據。
108.在步驟1103中，執行包括一次感測的讀取操作，例如，基于第一硬讀取電壓執行讀取操作以得到第一硬讀取值。
109.在步驟1104中，執行數據鎖存。將硬讀取值、軟讀取值和禁止信息分別存儲至偏置鎖存器dl、n個數據鎖存器中的第一數據鎖存器和主鎖存器ds中。
110.在步驟1105中，判斷目標邏輯頁對應的所有讀取電壓是否均已執行過讀取操作。例如，以讀取tlc低頁的數據為例，若第一硬讀取電壓、第一軟讀取電壓、第二硬讀取電壓和第二軟讀取電壓均已執行過讀取操作，則執行步驟1106；若第一硬讀取電壓、第一軟讀取電壓、第二硬讀取電壓和第二軟讀取電壓中存在未執行過讀取操作的讀取電壓，則基于該未執行過讀取操作的讀取電壓執行步驟1102-1104，以得到其對應的硬讀取值和軟讀取值。
111.在步驟1106中，執行邏輯運算，以得到軟數據。例如，以讀取tlc低頁的數據為例，將第二硬讀取值取反后與第一硬讀取值進行或運算的結果作為低頁的硬數據，例如，第一硬讀取值為a，第二硬讀取值為b，則硬數據將第二軟讀取值取反后與第一軟讀取值進行或運算的結果，與上述低頁的硬數據進行異或運算，以得到低頁的軟數據。例如，第一軟讀取值為c，第二軟讀取值為d，則軟數據sd＝硬數據
112.在步驟1107中，執行恢復操作。在一些實施例中，將選定字線或未選定字線、選定位線或未選定位線的電壓恢復至初始電壓，初始電壓可以為0v。
113.圖12a為本公開實施例提供的一種讀取tlc低頁數據的過程示意圖。如圖12a所示，首先對選定字線施加第一硬讀取電壓，其中，第一硬讀取電壓可以為圖12a所示的v
r1
。如圖12a所示，存儲單元的閾值電壓小于第一硬讀取電壓v
r1
時，第一硬讀取值為1，存儲單元的閾值電壓大于第一硬讀取電壓v
r1
時，存儲單元的第一硬讀取值為0。然后，對選定字線施加第一軟讀取電壓，其中，第一軟讀取電壓可以為圖12a所示的v
r1
+
△
v，
△
v的值可以基于tlc中各存儲狀態的閾值電壓分布來確定。存儲單元的閾值電壓小于第一軟讀取電壓v
r1
+
△
v時，第一軟讀取值為1，存儲單元的閾值電壓大于第一軟讀取電壓v
r1
+
△
v時，第一軟讀取值為0。在另一些實施例中，存儲單元的閾值電壓小于第一硬讀取電壓v
r1
時，第一硬讀取值為0，存儲單元的閾值電壓大于第一硬讀取電壓v
r1
時，第一硬讀取值為1；存儲單元的閾值電壓小于第一軟讀取電壓v
r1
+
△
v時，第一軟讀取值為0，存儲單元的閾值電壓大于第一軟讀取電壓vr1
+
△
v時，第一軟讀取值為1，本公開對此不做限制。
114.對選定字線施加第二硬讀取電壓(例如，圖12a中的v
r5
)，以得到第二硬讀取值。存儲單元的閾值電壓小于第二硬讀取電壓v
r5
時，第二硬讀取值為1，存儲單元的閾值電壓大于第二硬讀取電壓v
r5
時，第二硬讀取值為0。對選定字線施加第二軟讀取電壓(例如，圖12a中的v
r5
+
△
v)，以得到第二軟讀取值。存儲單元的閾值電壓小于第二軟讀取電壓v
r5
+
△
v時，第二軟讀取值為1，存儲單元的閾值電壓大于第二軟讀取電壓v
r5
+
△
v時，第二軟讀取值為0。
115.將第二硬讀取值取反后與第一硬讀取值進行或運算的結果作為低頁的硬數據，例如，第一硬讀取值為a，第二硬讀取值為b，則硬數據將第二軟讀取值取反后與第一軟讀取值進行或運算的結果作為軟計算值，例如，第一軟讀取值為c，第二軟讀取值為d，軟計算值為e時，再將軟計算值與上述低頁的硬數據進行異或運算，以得到低頁的軟數據。也即是，軟數據其中，第一硬讀取值和第二硬讀取值構成tlc低頁的硬讀取值，第一軟讀取值和第二軟讀取值構成tlc低頁的軟讀取值。
116.圖12b為本公開實施例提供的一種讀取tlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖。如圖12b所示，tlc的頁緩沖器包括一個主鎖存器ds、一個偏置鎖存器dl和三個數據鎖存器(圖12b中的d1、d2和dc)。當以第一硬讀取電壓v
r1
執行讀取操作后，將第一硬讀取值存儲至偏置鎖存器dl中。此時，將以第一硬讀取電壓v
r1
執行讀取操作得到的第一軟讀取電壓對應的禁止信息存儲至主鎖存器ds中。其中，第一軟讀取電壓對應的禁止信息用于指示：在以第一軟讀取電壓執行讀取操作時，對選定字線上閾值電壓小于第一硬讀取電壓v
r1
的存儲單元施加讀取禁止電壓。
117.當以第一軟讀取電壓v
r1
+
△
v執行讀取操作時，基于主鎖存器ds中存儲的第一軟讀取電壓對應的禁止信息對選定字線上閾值電壓小于第一硬讀取電壓v
r1
的存儲單元施加讀取禁止電壓；當以第一軟讀取電壓v
r1
+
△
v執行完讀取操作后，將第一軟讀取值存儲至第一數據鎖存器d1中，這里，偏置鎖存器dl中仍存儲第一硬讀取值。此時，將以第一軟讀取電壓執行讀取操作得到的第二硬讀取電壓對應的禁止信息存儲至主鎖存器ds中。其中，第二硬讀取電壓對應的禁止信息用于指示：在以第二硬讀取電壓執行讀取操作時，對選定字線上閾值電壓小于v
r1
+
△
v的存儲單元施加讀取禁止電壓。
118.當以第二硬讀取電壓v
r5
執行讀取操作時，基于主鎖存器ds中存儲的第二硬讀取電壓對應的禁止信息對選定字線上閾值電壓小于v
r1
+
△
v的存儲單元施加讀取禁止電壓；當以第二硬讀取電壓v
r5
執行完讀取操作后，將硬數據存儲至偏置鎖存器dl中，這里，第一數據鎖存器d1中仍存儲第一軟讀取值。此時，將以第二硬讀取電壓v
r5
執行讀取操作得到的第二軟讀取電壓對應的禁止信息存儲主鎖存器ds中。其中，第二軟讀取電壓對應的禁止信息用于指示：在以第二軟讀取電壓執行讀取操作時，對選定字線上閾值電壓小于v
r5
的存儲單元施加讀取禁止電壓。
119.當以第二軟讀取電壓v
r5
+
△
v執行讀取操作時，基于主鎖存器ds中存儲的第二軟讀取電壓對應的禁止信息對選定字線上閾值電壓小于v
r5
的存儲單元施加讀取禁止電壓。當以第二軟讀取電壓v
r5
+
△
v執行完讀取操作后，將軟計算值存儲至第一數據鎖存器d1中，并且釋放主鎖存器ds，將硬數據與軟計算值進行異或運算，以得到軟數據，并將軟數據存儲至主
鎖存器ds中。在一些實施例中，在將軟數據存儲至主鎖存器ds之后，將硬數據從偏置鎖存器dl轉儲至第二數據鎖存器d2中，將軟數據從主鎖存器ds轉儲至第三數據鎖存器dc中，并且釋放偏置鎖存器dl、第一數據鎖存器d1和主鎖存器ds，以便將其用于下一邏輯頁數據的讀取。這里，可以在下一邏輯頁數據的讀取操作之前，將硬數據從偏置鎖存器dl轉儲至第二數據鎖存器d2中，將軟數據從主鎖存器ds轉儲至第三數據鎖存器dc中，并且釋放偏置鎖存器dl、第一數據鎖存器d1和主鎖存器ds。
120.如上所述，相比于相關技術，為了得到tlc低頁的硬數據，需要分別執行兩次讀取操作，而為了得到tlc低頁的軟數據，需要分別執行四次讀取操作，利用本公開實施例提供的存儲器的控制方法讀取tlc低頁的硬數據和軟數據時，只需要執行四次讀取操作就可以得到硬數據和軟數據，由于減少了讀取操作的次數，因而可以減少執行讀取操作所需的字線和位線的設置時間，進而減少讀取時間；并且，本公開在讀取tlc低頁的硬數據和軟數據時，只需要占用三個鎖存器(如圖12b中的主鎖存器ds、偏置鎖存器dl和第一數據鎖存器d1)，因而可以預留出更多的鎖存器以用于下一邏輯頁數據的讀取。
121.圖13a為本公開實施例提供的一種讀取qlc低頁數據的過程示意圖。在qlc中，每個存儲單元被配置為以16個存儲狀態(例如，p0-p15態)中的任一個存儲4位數據。依次增大的讀取電壓v
r1
’?vr15’被用于區分16個存儲狀態。其中，低頁對應讀取電壓v
r2’、v
r8’和v
r14’。讀取電壓v
r2’用于區分存儲狀態p0-p1和p2-p15，讀取電壓v
r8’用于區分存儲狀態p0-p7和p8-p15，讀取電壓v
r14’用于區分存儲狀態p0-p13和p14-p15。需要說明的是，圖13a中僅示出了存儲狀態p1、p2、p7、p8、p13和p14對應的閾值電壓分布。如圖13a所示，對選定字線分別施加讀取電壓v
r2’、v
r2’+
△
v、v
r8’、v
r8’+
△
v、v
r14’和v
r14’+
△
v，以得到v
r2’對應的硬讀取值和軟讀取值、v
r8’對應的硬讀取值和軟讀取值以及v
r14’對應的硬讀取值和軟讀取值。
122.其中，存儲單元的閾值電壓小于讀取電壓v
r2’時，v
r2’對應的硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r2’時，v
r2’對應的硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r2’+
△
v時，v
r2’對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r2’+
△
v時，v
r2’對應的軟讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r8’時，v
r8’對應的硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r8’時，v
r8’對應的硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r8’+
△
v時，v
r8’對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r8’+
△
v時，v
r8’對應的軟讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r14’時，v
r14’對應的硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r14’時，v
r14’對應的硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r14’+
△
v時，v
r14’對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r14’+
△
v時，v
r14’對應的軟讀取值為0。上述v
r2’對應的硬讀取值、v
r8’對應的硬讀取值和v
r14’對應的硬讀取值構成qlc低頁的硬讀取值，上述v
r2’對應的軟讀取值、v
r8’對應的軟讀取值和v
r14’對應的軟讀取值構成qlc低頁的軟讀取值。
123.將v
r8’對應的硬讀取值取反后與v
r2’對應的硬讀取值進行或運算，再將上述結果和v
r14’對應的硬讀取值進行與運算，以得到硬數據。例如，v
r2’對應的硬讀取值為a，v
r8’對應的硬讀取值為b，v
r14’對應的硬讀取值為c，則硬數據
124.將v
r8’對應的軟讀取值取反后與v
r2’對應的軟讀取值進行或運算，再將上述結果和v
r14’對應的軟讀取值進行與運算，以得到軟計算值。例如，v
r2’對應的軟讀取值為d，v
r8’對應的軟讀取值為e，v
r14’對應的軟讀取值為f，軟計算值為g時，軟計算值
執行讀取操作時，對選定字線上閾值電壓小于讀取電壓v
r14’的存儲單元施加讀取禁止電壓。
131.當以v
r14’+
△
v執行讀取操作時，基于主鎖存器ds中存儲的v
r14’+
△
v對應的禁止信息對選定字線上閾值電壓小于讀取電壓v
r14’的存儲單元施加讀取禁止電壓。當以v
r14’+
△
v執行完讀取操作后，將軟計算值存儲至數據鎖存器d1中。其中，軟計算值為上述數據data2’和v
r14’對應的軟讀取值進行與運算后的結果，例如，v
r14’對應的軟讀取值為f，軟計算值為g時，g＝data2’&f。此時，主鎖存器ds中仍存儲v
r14’+
△
v對應的禁止信息。
132.然后釋放主鎖存器ds，將硬數據與軟計算值進行異或運算，以得到軟數據，例如，軟計算值為g，則軟數據sd＝hd xor g，并將軟數據存儲至主鎖存器ds中。
133.在一些實施例中，在將軟數據存儲至主鎖存器ds之后，將硬數據從偏置鎖存器dl轉儲至數據鎖存器d3中，將軟數據從主鎖存器ds轉儲至數據鎖存器dc中，并且釋放偏置鎖存器dl、數據鎖存器d1和主鎖存器ds，以便將其用于下一頁數據的讀取。這里，可以在下一邏輯頁數據的讀取操作之前，將硬數據從偏置鎖存器dl轉儲至數據鎖存器d3中，將軟數據從主鎖存器ds轉儲至數據鎖存器dc中，并且釋放偏置鎖存器dl、數據鎖存器d1和主鎖存器ds。
134.如上所述，相比于相關技術中，為了得到qlc對應的硬數據，需要分別執行三次讀取操作，而為了得到qlc低頁的軟數據，需要分別執行六次讀取操作，利用本公開實施例提供的存儲器的控制方法讀取qlc低頁的硬數據和軟數據時，只需要六次讀取操作就可以得到硬數據和軟數據，由于減少了讀取操作的次數，因而可以減少執行讀取操作所需的字線和位線的設置時間，進而減少讀取時間；并且，本公開在讀取qlc低頁的硬數據和軟數據時，無需占用更多的鎖存器，仍只需要占用三個鎖存器(如圖13b中的主鎖存器ds、偏置鎖存器dl和數據鎖存器d1)，因而可以預留出更多的鎖存器以用于下一邏輯頁數據的讀取。
135.圖14為本公開實施例提供的另一種存儲器的控制方法的具體流程示意圖。應理解，圖14中的步驟1401-1402與前述圖11中的步驟1101-1102是類似的，可以參照前述步驟1101-1102對應的描述，此處不再贅述。在步驟1403中，執行包括連續的兩次感測的讀取操作。在一些實施例中，通過執行如圖10所示的連續的兩次感測操作，以得到讀取電壓對應的硬讀取值和軟讀取值。
136.在步驟1404中，執行數據鎖存。將硬讀取值、軟讀取值和禁止信息分別存儲至偏置鎖存器dl、n個數據鎖存器中的第一數據鎖存器和主鎖存器ds中。
137.在步驟1405中，判斷目標邏輯頁對應的所有讀取電壓是否均已執行過讀取操作。例如，以讀取tlc低頁的數據為例，若第一讀取電壓和第五讀取電壓均已執行過讀取操作，則執行步驟1406；若第一讀取電壓和第五讀取電壓中存在未執行過讀取操作的讀取電壓，則基于該未執行過讀取操作的讀取電壓執行步驟1402-1404，以得到其對應的硬讀取值和軟讀取值。步驟1406-1407與前述圖11中的步驟1106-1107是類似的，可以參照前述步驟1106-1107對應的描述，此處不再贅述。
138.圖15a為本公開實施例提供的另一種讀取tlc低頁數據的過程示意圖。如圖15a所示，首先對選定字線施加第一讀取電壓，通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值。其中，第一感測的感測時間小于第二感測的感測時間。通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值的方法，如前述圖10中所述，
這里不再贅述。其中，第一讀取電壓可以為圖15a中所示的讀取電壓v
r1
或v
r1
+
△
v，
△
v的值可以基于tlc中各存儲狀態的閾值電壓分布來確定。如圖15a所示，存儲單元的閾值電壓小于讀取電壓v
r1
時，第一硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r1
時，存儲單元的第一硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r1
+
△
v時，第一軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r1
+
△
v時，第一軟讀取值為0。在另一些實施例中，存儲單元的閾值電壓小于讀取電壓v
r1
時，第一硬讀取值為0，存儲單元的閾值電壓大于讀取電壓v
r1
時，第一硬讀取值為1；存儲單元的閾值電壓小于讀取電壓v
r1
+
△
v時，第一軟讀取值為0，存儲單元的閾值電壓大于讀取電壓v
r1
+
△
v時，第一軟讀取值為1。本公開對比不做限制。
139.然后對選定字線施加第五讀取電壓，通過連續的第三感測和第四感測分別得到第二硬讀取值和第二軟讀取值。其中，第三感測的感測時間小于第四感測的感測時間。存儲單元的閾值電壓小于讀取電壓v
r5
時，第二硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r5
時，第二硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r5
+
△
v時，第二軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r5
+
△
v時，第二軟讀取值為0。
140.將第二硬讀取值取反后與第一硬讀取值進行或運算的結果作為低頁的硬數據，例如，第一硬讀取值為a，第二硬讀取值為b，則硬數據將第二軟讀取值取反后與第一軟讀取值進行或運算的結果作為軟計算值，例如，第一軟讀取值為c，第二軟讀取值為d，軟計算值為e時，再將軟計算值與上述低頁的硬數據進行異或運算，以得到低頁的軟數據。也即是，軟數據其中，第一硬讀取值和第二硬讀取值構成tlc低頁的硬讀取值，第一軟讀取值和第二軟讀取值構成tlc低頁的軟讀取值。
141.圖15b為本公開實施例提供的另一種讀取tlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖。當執行第一讀取操作后，也即是以第一讀取電壓執行讀取操作后，將第一硬讀取值存儲至偏置鎖存器dl中，將第一軟讀取值存儲至第一數據鎖存器d1中。此時，將基于第一讀取操作得到第一禁止信息存儲至主鎖存器ds中。其中，當第一讀取電壓為v
r1
時，第一禁止信息用于指示：在執行第二讀取操作時，也即是以第五讀取電壓執行讀取操作時，對選定字線上閾值電壓小于讀取電壓v
r1
的存儲單元施加讀取禁止電壓；當第一讀取電壓為v
r1
+
△
v時，第一禁止信息用于指示：在執行第二讀取操作時，對選定字線上閾值電壓小于讀取電壓v
r1
+
△
v的存儲單元施加讀取禁止電壓。
142.當執行第二讀取操作時，也即是以第五讀取電壓執行讀取操作時，主鎖存器ds仍存儲第一禁止信息，并且基于主鎖存器ds中存儲的第一禁止信息對選定字線上閾值電壓小于讀取電壓v
r1
或v
r1
+
△
v的存儲單元施加讀取禁止電壓。當執行完第二讀取操作后，將硬數據存儲至偏置鎖存器dl中，將軟計算值存儲至第一數據鎖存器d1中，并且釋放主鎖存器ds，將硬數據與軟計算值進行異或運算，以得到軟數據，并將軟數據存儲至主鎖存器ds中。
143.在一些實施例中，在將軟數據存儲至主鎖存器ds之后，將硬數據從偏置鎖存器dl轉儲至第二數據鎖存器d2中，將軟數據從主鎖存器ds轉儲至第三數據鎖存器dc中，并且釋放偏置鎖存器dl、第一數據鎖存器d1和主鎖存器ds，以便將其用于下一邏輯頁數據的讀取。這里，可以在下一邏輯頁數據的讀取操作之前，將硬數據從偏置鎖存器dl轉儲至第二數據鎖存器d2中，將軟數據從主鎖存器ds轉儲至第三數據鎖存器dc中，并且釋放偏置鎖存器dl、
第一數據鎖存器d1和主鎖存器ds。
144.利用本公開實施例提供的存儲器的控制方法讀取tlc低頁數據時，只需要執行兩次讀取操作就同時可以得到硬數據和軟數據，可以進一步減少讀取操作的次數，因而可以減少執行讀取操作所需的字線和位線的設置時間，盡管本公開相較于相關技術增加了一次感測，但一次感測所需的時間相比于字線和位線的設置時間可以忽略不計，因此本公開可以減少讀取時間；并且，本公開在讀取tlc低頁的硬數據和軟數據時，只需要占用三個鎖存器(如圖15b中的主鎖存器ds、偏置鎖存器dl和第一數據鎖存器d1)，因而可以預留出更多的鎖存器以用于下一邏輯頁數據的讀取。
145.圖16a為本公開實施例提供的另一種讀取qlc低頁數據的過程示意圖。在qlc中，每個存儲單元被配置為以16個存儲狀態(例如，p0-p15態)中的任一個存儲4位數據。依次增大的讀取電壓v
r1
’?vr15’被用于區分16個存儲狀態。其中，低頁對應讀取電壓v
r2’、v
r8”和v
r14’。讀取電壓v
r2’用于區分存儲狀態p0-p1和p2-p15，讀取電壓v
r8’用于區分存儲狀態p0-p7和p8-p15，讀取電壓v
r14’用于區分存儲狀態p0-p13和p14-p15。需要說明的是，圖16a中僅示出了存儲狀態p1、p2、p7、p8、p13和p14對應的閾值電壓分布。如圖16a所示，首先對選定字線施加讀取電壓v
r2’，通過連續的第五感測和第六感測分別得到v
r2’對應的硬讀取值和軟讀取值。其中，第五感測的感測時間小于第六感測的感測時間。在另一些實施例中，對選定字線施加讀取電壓v
r2’+
△
v，通過連續的第五感測和第六感測分別得到v
r2’對應的硬讀取值和軟讀取值，其中，
△
v的值可以基于qlc中各存儲狀態的閾值電壓分布來確定。通過連續的第五感測和第六感測分別得到v
r2’對應的硬讀取值和軟讀取值，與前述通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值的方法類似，這里不再贅述。
146.如圖16a所示，存儲單元的閾值電壓小于讀取電壓v
r2’時，v
r2’對應的硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r2’時，v
r2’對應的硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r2’+
△
v時，v
r2’對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r2’+
△
v時，v
r2’對應的軟讀取值為0。在另一些實施例中，存儲單元的閾值電壓小于讀取電壓v
r2’時，v
r2’對應的硬讀取值為0，存儲單元的閾值電壓大于讀取電壓v
r2’時，v
r2’對應的硬讀取值為1；存儲單元的閾值電壓小于讀取電壓v
r2’+
△
v時，v
r2’對應的軟讀取值為0，存儲單元的閾值電壓大于讀取電壓v
r2’+
△
v時，v
r2’對應的軟讀取值為1。本公開對此不做限制。
147.然后對選定字線施加讀取電壓v
r8’，通過連續的第七感測和第八感測分別得到v
r8’對應的硬讀取值和軟讀取值。其中，第七感測的感測時間小于第八感測的感測時間。存儲單元的閾值電壓小于讀取電壓v
r8’時，v
r8’對應的硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r8’時，v
r8’對應的硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r8’+
△
v時，v
r8’對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r8’+
△
v時，v
r8’對應的軟讀取值為0。
148.接著，對選定字線施加讀取電壓v
r14’，通過連續的第九感測和第十感測分別得到v
r14’對應的硬讀取值和軟讀取值。其中，第九感測的感測時間小于第十感測的感測時間。存儲單元的閾值電壓小于讀取電壓v
r14’時，v
r14’對應的硬讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r14’時，v
r14’對應的硬讀取值為0；存儲單元的閾值電壓小于讀取電壓v
r14’+
△
v時，v
r14’對應的軟讀取值為1，存儲單元的閾值電壓大于讀取電壓v
r14’+
△
v時，v
r14’對應的軟讀取值為0。上述v
r2’對應的硬讀取值、v
r8’對應的硬讀取值和v
r14’對應的硬讀取值構成
qlc低頁的硬讀取值，上述v
r2’對應的軟讀取值、v
r8’對應的軟讀取值和v
r14’對應的軟讀取值構成qlc低頁的軟讀取值。
149.將v
r8’對應的硬讀取值取反后與v
r2’對應的硬讀取值進行或運算，再將上述結果和v
r14’對應的硬讀取值進行與運算，以得到硬數據。例如，v
r2’對應的硬讀取值為a，v
r8’對應的硬讀取值為b，v
r14’對應的硬讀取值為c，則硬數據
150.將v
r8’對應的軟讀取值取反后與v
r2’對應的軟讀取值進行或運算，再將上述結果和v
r14’對應的軟讀取值進行與運算，以得到軟計算值。例如，v
r2’對應的軟讀取值為d，v
r8’對應的軟讀取值為e，v
r14’對應的軟讀取值為f，軟計算值為g時，軟計算值
151.將上述硬數據和軟計算值進行異或運算后的結果作為qlc低頁的軟數據。也即是，軟數據sd＝硬數據hd xor軟計算值g。
152.圖16b為本公開實施例提供的另一種讀取qlc低頁數據的存儲過程中頁緩沖器中的鎖存器的使用狀態示意圖。如圖16b所示，qlc的頁緩沖器包括一個主鎖存器ds、一個偏置鎖存器dl和四個數據鎖存器(圖16b中的d1、d2、d3和dc)。當以v
r2’執行完讀取操作后，將v
r2’對應的硬讀取值存儲至偏置鎖存器dl中，將v
r2’對應的軟讀取值存儲至第一數據鎖存器d1中。此時，將以v
r2’執行完讀取操作后得到的v
r8’對應的禁止信息存儲至主鎖存器ds中。其中，v
r8’對應的禁止信息用于指示：當以v
r8’執行讀取操作時，對選定字線上閾值電壓小于讀取電壓v
r2’的存儲單元施加讀取禁止電壓。
153.當以v
r8’執行讀取操作時，基于主鎖存器ds中存儲的v
r8’對應的禁止信息，對選定字線上閾值電壓小于讀取電壓v
r2’的存儲單元施加讀取禁止電壓。當以v
r8’執行完讀取操作后，將數據data1’存儲至偏置鎖存器dl中，將數據data2’存儲至數據鎖存器d1中。其中，數據data1’為v
r8’對應的硬讀取值取反后和v
r2’對應的硬讀取值進行或運算的結果，例如，v
r2’對應的硬讀取值為a，v
r8’對應的硬讀取值為b，則數據data2’為v
r8’對應的軟讀取值取反后和v
r2’對應的軟讀取值進行或運算的結果，例如，v
r2’對應的軟讀取值為d，v
r8’對應的軟讀取值為f，則同時，將以v
r8’執行完讀取操作后得到的v
r14’對應的禁止信息存儲至主鎖存器ds中。其中，v
r14’對應的禁止信息用于指示：當以v
r14’執行讀取操作時，對選定字線上閾值電壓小于讀取電壓v
r8’的存儲單元施加讀取禁止電壓。
154.當以v
r14’執行讀取操作時，基于主鎖存器ds中存儲的v
r14’對應的禁止信息，對選定字線上閾值電壓小于讀取電壓v
r8’的存儲單元施加讀取禁止電壓。當以v
r14’執行完讀取操作后，將硬數據存儲至偏置鎖存器dl中，將軟計算值存儲至數據鎖存器d1中。其中，硬數據為上述數據data1’和v
r14’對應的硬讀取值進行與運算后的結果，例如，v
r14’對應的硬讀取值為c時，硬數據hd＝data1’&c；軟計算值為上述數據data2’和v
r14’對應的軟讀取值進行與運算后的結果，例如，v
r14’對應的軟讀取值為f，軟計算值為g時，g＝data2’&f。此時，主鎖存器ds中仍存儲v
r14’對應的禁止信息。
155.然后釋放主鎖存器ds，將硬數據與軟計算值進行異或運算，以得到軟數據，例如，軟計算值為g，則軟數據sd＝hd xor g，并將軟數據存儲至主鎖存器ds中。
156.在一些實施例中，在將軟數據存儲至主鎖存器ds之后，將硬數據從偏置鎖存器dl轉儲至數據鎖存器d3中，將軟數據從主鎖存器ds轉儲至數據鎖存器dc中，并且釋放偏置鎖
存器dl、數據鎖存器d1和主鎖存器ds，以便將其用于下一頁數據的讀取。這里，可以在下一邏輯頁數據的讀取操作之前，將硬數據從偏置鎖存器dl轉儲至數據鎖存器d3中，將軟數據從主鎖存器ds轉儲至數據鎖存器dc中，并且釋放偏置鎖存器dl、數據鎖存器d1和主鎖存器ds。
157.如上所述，利用本公開實施例提供的存儲器的控制方法讀取qlc低頁數據時，只需要執行三次讀取操作就可以同時得到硬數據和軟數據，可以進一步減少讀取操作的次數，因而可以減少執行讀取操作所需的字線和位線的設置時間，進而減少讀取時間；并且，本公開在讀取qlc低頁的硬數據和軟數據時，無需占用更多的鎖存器，仍只需要占用三個鎖存器(如圖16b中的主鎖存器ds、偏置鎖存器dl和數據鎖存器d1)，因而可以預留出更多的鎖存器以用于下一邏輯頁數據的讀取。
158.本公開實施例還提供了一種存儲器，如圖3所示，存儲器300包括存儲單元陣列301和外圍電路302。存儲單元陣列301包括多個存儲單元，每個存儲單元被配置為存儲n位數據，其中，n為大于1的整數。外圍電路302耦合到存儲單元陣列301，外圍電路包括頁緩沖器。
159.外圍電路302被配置為基于目標邏輯頁對應的讀取電壓執行讀取操作，得到目標邏輯頁的硬讀取值和軟讀取值，并將硬讀取值、軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中；基于目標邏輯頁的硬讀取值，得到目標邏輯頁的硬數據；基于目標邏輯頁的硬數據和軟讀取值，得到目標邏輯頁的軟數據。
160.在一些實施例中，頁緩沖器包括主鎖存器、偏置鎖存器和n個數據鎖存器。外圍電路具體被配置為：將硬讀取值、軟讀取值和禁止信息分別存儲至偏置鎖存器、n個數據鎖存器中的第一數據鎖存器和主鎖存器中；或者，將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述n個數據鎖存器中的第一數據鎖存器、所述偏置鎖存器和所述主鎖存器中。
161.在一些實施例中，外圍電路還被配置為：在得到硬數據之后，釋放主鎖存器；在得到軟數據之后，將軟數據存儲至主鎖存器中。
162.在一些實施例中，外圍電路還被配置為：將硬數據從偏置鎖存器或所述第一數據鎖存器轉儲至n個數據鎖存器中的第二數據鎖存器，將軟數據從主鎖存器轉儲至n個數據鎖存器中的第三數據鎖存器中，并釋放偏置鎖存器、第一數據鎖存器和主鎖存器。
163.在一些實施例中，每個目標邏輯頁對應至少一個讀取電壓；外圍電路具體被配置為：對存儲單元施加每個讀取電壓后，通過連續的第一感測和第二感測分別得到對應于該讀取電壓的硬讀取值和軟讀取值；第一感測的感測時間小于第二感測的感測時間。
164.在一些實施例中，n為3時，每個存儲單元被配置為以23個存儲狀態中的一個存儲狀態存儲3位數據；第一讀取電壓至第七讀取電壓被用于區分23個存儲狀態。
165.在一些實施例中，n為3時，3個邏輯頁中的第一邏輯頁對應第一讀取電壓和第五讀取電壓；3個邏輯頁中的第二邏輯頁對應第二讀取電壓、第四讀取電壓和第六讀取電壓；3個邏輯頁中的第三邏輯頁對應第三讀取電壓和第七讀取電壓；其中，第一讀取電壓至第七讀取電壓依次增大。
166.在一些實施例中，目標邏輯頁為第一邏輯頁時，外圍電路具體被配置為：對存儲單元施加第一讀取電壓；通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值；第一感測的感測時間小于第二感測的感測時間；對存儲單元施加第五讀取電壓；通過
連續的第三感測和第四感測分別得到第二硬讀取值和第二軟讀取值；第三感測的感測時間小于第四感測的感測時間；第一硬讀取值和第二硬讀取值構成第一邏輯頁的硬讀取值；第一軟讀取值和第二軟讀取值構成第一邏輯頁的軟讀取值。
167.在一些實施例中，外圍電路具體被配置為：對存儲單元分別施加硬讀取電壓和軟讀取電壓，以分別得到目標邏輯頁的硬讀取值和軟讀取值。
168.應理解，說明書通篇中提到的“一個實施例”或“一實施例”意味著與實施例有關的特定特征、結構或特性包括在本公開的至少一個實施例中。因此，在整個說明書各處出現的“在一個實施例中”或“在一實施例中”未必一定指相同的實施例。此外，這些特定的特征、結構或特性可以任意適合的方式結合在一個或多個實施例中。應理解，在本公開的各種實施例中，上述各過程的序號的大小并不意味著執行順序的先后，各過程的執行順序應以其功能和內在邏輯確定，而不應對本公開實施例的實施過程構成任何限定。上述本公開實施例序號僅僅為了描述，不代表實施例的優劣。
169.本公開所提供的幾個方法實施例中所揭露的方法，在不沖突的情況下可以任意組合，得到新的方法實施例。
170.以上所述，僅為本公開的具體實施方式，但本公開的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本公開揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本公開的保護范圍之內。因此，本公開的保護范圍應以所述權利要求的保護范圍為準。
技術特征：
1.一種存儲器的控制方法，其特征在于，所述存儲器包括多個存儲單元，每個所述存儲單元被配置為存儲n位數據，其中，n為大于1的整數；所述方法包括：基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，并將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中；基于所述目標邏輯頁的所述硬讀取值，得到所述目標邏輯頁的硬數據；基于所述目標邏輯頁的所述硬數據和所述軟讀取值，得到所述目標邏輯頁的軟數據。2.根據權利要求1所述的存儲器的控制方法，其特征在于，所述頁緩沖器包括主鎖存器、偏置鎖存器和n個數據鎖存器；所述將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中，包括：將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述偏置鎖存器、所述n個數據鎖存器中的第一數據鎖存器和所述主鎖存器中；或者，將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述n個數據鎖存器中的第一數據鎖存器、所述偏置鎖存器和所述主鎖存器中。3.根據權利要求2所述的存儲器的控制方法，其特征在于，所述方法還包括：在得到所述硬數據之后，釋放所述主鎖存器；在得到所述軟數據之后，將所述軟數據存儲至所述主鎖存器中。4.根據權利要求3所述的存儲器的控制方法，其特征在于，所述方法還包括：將所述硬數據從所述偏置鎖存器或所述第一數據鎖存器轉儲至所述n個數據鎖存器中的第二數據鎖存器中，將所述軟數據從所述主鎖存器轉儲至所述n個數據鎖存器中的第三數據鎖存器中，并釋放所述偏置鎖存器、所述第一數據鎖存器和所述主鎖存器。5.根據權利要求1所述的存儲器的控制方法，其特征在于，每個所述目標邏輯頁對應至少一個所述讀取電壓；所述基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，包括：對所述存儲單元施加每個所述讀取電壓后，通過連續的第一感測和第二感測分別得到對應于該讀取電壓的所述硬讀取值和所述軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間。6.根據權利要求1所述的存儲器的控制方法，其特征在于，n為3時，每個所述存儲單元被配置為以23個存儲狀態中的一個存儲狀態存儲3位數據；第一讀取電壓至第七讀取電壓被用于區分所述23個存儲狀態。7.根據權利要求6所述的存儲器的控制方法，其特征在于，n為3時，3個邏輯頁中的第一邏輯頁對應第一讀取電壓和第五讀取電壓；3個邏輯頁中的第二邏輯頁對應第二讀取電壓、第四讀取電壓和第六讀取電壓；3個邏輯頁中的第三邏輯頁對應第三讀取電壓和第七讀取電壓；其中，所述第一讀取電壓至所述第七讀取電壓依次增大。8.根據權利要求7所述的存儲器的控制方法，其特征在于，所述目標邏輯頁為所述第一邏輯頁時，所述基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，包括：對所述存儲單元施加所述第一讀取電壓；通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值；所述第一感
測的感測時間小于所述第二感測的感測時間；對所述存儲單元施加所述第五讀取電壓；通過連續的第三感測和第四感測分別得到第二硬讀取值和第二軟讀取值；所述第三感測的感測時間小于所述第四感測的感測時間；所述第一硬讀取值和所述第二硬讀取值構成所述第一邏輯頁的所述硬讀取值；所述第一軟讀取值和所述第二軟讀取值構成所述第一邏輯頁的所述軟讀取值。9.根據權利要求1所述的存儲器的控制方法，其特征在于，所述基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，包括：對所述存儲單元分別施加硬讀取電壓和軟讀取電壓，以分別得到所述目標邏輯頁的硬讀取值和軟讀取值。10.一種存儲器，其特征在于，所述存儲器包括：存儲單元陣列，所述存儲單元陣列包括多個存儲單元；每個所述存儲單元被配置為存儲n位數據，其中，n為大于1的整數；外圍電路，所述外圍電路耦合到所述存儲單元陣列；所述外圍電路包括頁緩沖器；所述外圍電路被配置為：基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，并將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至所述頁緩沖器中的三個鎖存器中；基于所述目標邏輯頁的所述硬讀取值，得到所述目標邏輯頁的硬數據；基于所述目標邏輯頁的所述硬數據和所述軟讀取值，得到所述目標邏輯頁的軟數據。11.根據權利要求10所述的存儲器，其特征在于，所述頁緩沖器包括主鎖存器、偏置鎖存器和n個數據鎖存器；所述外圍電路具體被配置為：將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述偏置鎖存器、所述n個數據鎖存器中的第一數據鎖存器和所述主鎖存器中；或者，將所述硬讀取值、所述軟讀取值和所述禁止信息分別存儲至所述n個數據鎖存器中的第一數據鎖存器、所述偏置鎖存器和所述主鎖存器中。12.根據權利要求11所述的存儲器，其特征在于，所述外圍電路還被配置為：在得到所述硬數據之后，釋放所述主鎖存器；在得到所述軟數據之后，將所述軟數據存儲至所述主鎖存器中。13.根據權利要求12所述的存儲器，其特征在于，所述外圍電路還被配置為：將所述硬數據從所述偏置鎖存器或所述第一數據鎖存器轉儲至所述n個數據鎖存器中的第二數據鎖存器，將所述軟數據從所述主鎖存器轉儲至所述n個數據鎖存器中的第三數據鎖存器中，并釋放所述偏置鎖存器、所述第一數據鎖存器和所述主鎖存器。14.根據權利要求10所述的存儲器，其特征在于，每個所述目標邏輯頁對應至少一個所述讀取電壓；所述外圍電路具體被配置為：對所述存儲單元施加每個所述讀取電壓后，通過連續的第一感測和第二感測分別得到對應于該讀取電壓的所述硬讀取值和所述軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間。
15.根據權利要求10所述的存儲器，其特征在于，n為3時，每個所述存儲單元被配置為以23個存儲狀態中的一個存儲狀態存儲3位數據；第一讀取電壓至第七讀取電壓被用于區分所述23個存儲狀態。16.根據權利要求15所述的存儲器，其特征在于，n為3時，3個邏輯頁中的第一邏輯頁對應第一讀取電壓和第五讀取電壓；3個邏輯頁中的第二邏輯頁對應第二讀取電壓、第四讀取電壓和第六讀取電壓；3個邏輯頁中的第三邏輯頁對應第三讀取電壓和第七讀取電壓；其中，所述第一讀取電壓至所述第七讀取電壓依次增大。17.根據權利要求16所述的存儲器，其特征在于，所述目標邏輯頁為所述第一邏輯頁時，所述外圍電路具體被配置為：對所述存儲單元施加所述第一讀取電壓；通過連續的第一感測和第二感測分別得到第一硬讀取值和第一軟讀取值；所述第一感測的感測時間小于所述第二感測的感測時間；對所述存儲單元施加所述第五讀取電壓；通過連續的第三感測和第四感測分別得到第二硬讀取值和第二軟讀取值；所述第三感測的感測時間小于所述第四感測的感測時間；所述第一硬讀取值和所述第二硬讀取值構成所述第一邏輯頁的所述硬讀取值；所述第一軟讀取值和所述第二軟讀取值構成所述第一邏輯頁的所述軟讀取值。18.根據權利要求10所述的存儲器，其特征在于，所述外圍電路具體被配置為：對所述存儲單元分別施加硬讀取電壓和軟讀取電壓，以分別得到所述目標邏輯頁的硬讀取值和軟讀取值。19.一種存儲器系統，其特征在于，所述存儲器系統包括：至少一個如權利要求10至18中任一項所述的存儲器；以及耦合到所述存儲器的控制器。
技術總結
本公開實施例提供了一種存儲器的控制方法、存儲器及存儲器系統。所述存儲器包括多個存儲單元，每個所述存儲單元被配置為存儲位數據，其中，為大于1的整數；所述方法包括：基于目標邏輯頁對應的讀取電壓執行讀取操作，得到所述目標邏輯頁的硬讀取值和軟讀取值，并將所述硬讀取值、所述軟讀取值和禁止信息分別存儲至頁緩沖器中的三個鎖存器中；基于所述目標邏輯頁的所述硬讀取值，得到所述目標邏輯頁的硬數據；基于所述目標邏輯頁的所述硬數據和所述軟讀取值，得到所述目標邏輯頁的軟數據。得到所述目標邏輯頁的軟數據。得到所述目標邏輯頁的軟數據。
