本文作者:kaifamei

Ga功率IC與SiCMOS驅動異質集成芯片的制備方法與流程

更新時間:2025-12-26 08:50:04 0條評論

Ga功率IC與SiCMOS驅動異質集成芯片的制備方法與流程


gan功率ic與si cmos驅動異質集成芯片的制備方法
技術領域
1.本發明屬于半導體技術領域,特別涉及異質集成芯片的制備方法。


背景技術:



2.由于algan/gan異質結間存在極強的極化效應,能夠形成極高遷移率和載流子濃度的二維電子氣(2deg)。gan基功率ic利用algan/gan異質結2deg工作,器件具有導通電阻小、開關速度快的優點,使得器件的通態損耗和開關大大降低。因此gan功率ic非常適合應用于高頻、高功率、高壓的電子電力器件,在新能源汽車、電力、光伏、led等領域有上百億美元的應用前景。
3.由于gan工藝的集成度較低,為了滿足gan功率ic的安全正常工作要求,通常需要在gan功率ic旁配置一個功能相對復雜、集成度較高的si cmos驅動電路,例如由si cmos構成的數字電源控制器可以保障高頻運行下的gan器件能夠實時地對輸出電壓的變化做出響應。目前gan和si cmos驅動這兩種不同工藝體系下的電路采用的是金絲鍵合的方式組合,互聯金絲長度較長,導致集成芯片額外寄生較大,傳輸損耗較高,影響集成芯片性能。近年來新采用的基于微球(bump)芯片鍵合的工藝,可以一定程度上減小互聯長度,但是通過幾個微球堆疊而成的集成芯片,會對使用可靠性帶來一定的挑戰。


技術實現要素:



4.本發明提出一種gan功率ic與si cmos驅動異質集成芯片的制備方法,其目的是為了解決,現有通常采用的分立結構導致額外寄生傳輸損耗較大,且總體積較大的問題。為此,本發明采用的技術方案如下:
5.一種gan功率ic與si cmos驅動異質集成芯片的制備方法,包括以下步驟:
6.設計gan功率ic電路,流片得到gan功率ic晶圓;
7.設計si cmos驅動電路,流片得到si cmos晶圓;
8.在gan功率ic晶圓正面旋涂粘附劑,將gan功率ic晶圓正面與臨時載片正面相對進行臨時鍵合;
9.將與臨時載片鍵合的gan功率ic晶圓的襯底減薄,將與臨時載片鍵合的gan功率ic晶圓的剩余襯底去除;
10.在si cmos晶圓正面旋涂永久鍵合材料;
11.將去除si襯底后的gan功率ic背面與si cmos正面進行永久鍵合;
12.將gan功率ic背面與si cmos鍵合結構中的臨時載片分離出來,并對分離后的鍵合結構進行清洗;
13.在清洗后的gan功率ic與si cmos鍵合結構上方制備微帶線,將信號端口進行互聯,得到由gan功率ic與si cmos驅動電路組成的異質集成芯片。
14.進一步地,所述gan功率ic電路的襯底材料包括但不限于si基gan、sic基gan、gan基gan或藍寶石基gan中的一種,所述gan功率ic中的gan器件結構包括但不限于垂直導通型
或平面導通型中的一種。
15.進一步地,所述si cmos驅動電路的襯底材料為si或soi,襯底厚度為300μm-700μm;驅動電路的尺寸為100μm-10cm。
16.進一步地,所述粘附劑包括但不限于光刻膠、高溫蠟類或bcb聚合物中的一種;所述臨時載片包括但不限于藍膜、藍寶石、硅片、碳化硅片或氮化鋁片中的一種;所述臨時鍵合的溫度為80-350℃,壓力為50mpa—5000mpa,時間為5-60分鐘。
17.進一步地,所述將與臨時載片鍵合的gan功率ic晶圓的襯底減薄的方式為機械研磨、機械拋光、化學拋光中的任意一種或多種,減薄后的剩余襯底厚度不小于1μm,且不大于100μm;所述將與臨時載片鍵合的gan功率ic晶圓的剩余襯底去除的方式為濕法腐蝕或干法刻蝕中的任意一種或多種。
18.進一步地,所述永久鍵合材料為聚合物或金屬焊料中的一種;所述聚合物包括但不限于bcb或pi,所述金屬焊料包括但不限于金錫或金銦;所述永久鍵合材料的厚度為20nm至20μm;所述永久鍵合的方式包括共晶鍵合、熱壓鍵合、活化鍵合和直接鍵合中的一種,鍵合溫度為100℃至400℃,鍵合時間為1分鐘至3小時,鍵合壓力為10n至20000n。
19.進一步地,將gan功率ic背面與si cmos鍵合結構中的臨時載片分離的方法包括但不限于熱解、光解和氣解。
20.進一步地,所述微帶線的材質包括但不限于金、銅、鋁中的一種,微帶線厚度為100nm至5μm。
21.本發明的有益效果:
22.本發明將厚度不足10μm的gan功率ic功能薄層集成到si cmos驅動電路晶圓上并進行集成,構建gan基功率ic與si cmos異質集成芯片。集成芯片厚度與分立的gan芯片和si cmos芯片基本相同。同時通過微電子工藝中的微帶線工藝實現信號的互聯,將gan功率ic與si cmos之間的互聯長度縮短至數十微米,僅為傳統鍵合線長度的5%。在顯著降低集成芯片面積的前提下,減小額外寄生和傳輸損耗,實現綜合性能提升。
附圖說明
23.圖1是在gan表面制備gan功率ic電路示意圖;
24.圖2是soi頂層硅表面制備si cmos驅動電路示意圖;
25.圖3是在gan功率ic正面旋涂粘附劑,并將其與臨時載片正面相對臨時鍵合示意圖;
26.圖4是將與臨時載片鍵合的gan功率ic的襯底減薄示意圖;
27.圖5是將與臨時載片鍵合的gan功率ic芯片剩余襯底去除示意圖;
28.圖6是在si cmos晶圓正面旋涂永久鍵合材料示意圖;
29.圖7是將去除襯底gan功率ic背面和si cmos驅動正面進行永久鍵合示意圖;
30.圖8是將臨時載片與gan功率ic和si cmos驅動電路的鍵合結構進行分離并清洗示意圖;
31.圖9是最終得到的gan功率ic與si cmos驅動電路薄膜組成的異質集成芯片示意圖。
32.圖中標號:1是gan功率管芯;2是gan外延緩沖層;3是gan外延襯底;4是si cmos電
路有源層;5是si cmos電路襯底;6是臨時鍵合粘附劑;7是臨時載片;8是永久鍵合材料;9是空氣橋。
具體實施方式
33.下面結合附圖進一步描述本發明的技術方案。
34.一種gan功率ic與si cmos驅動異質集成芯片的制備方法,包括以下步驟:
35.①
設計gan功率ic電路,流片得到gan功率ic晶圓:其中gan功率ic襯底材料包括但不限于si基gan、sic基gan、gan基gan或藍寶石基gan中的一種,所述gan功率ic中的gan器件結構包括但不限于垂直導通型或平面導通型中的一種,如圖1所示。
36.②
設計si cmos驅動電路,流片得到si cmos晶圓,其中si cmos驅動電路襯底材料為soi或si,襯底厚度為300μm-700μm;驅動電路的尺寸為100μm-10cm,如圖2所示。
37.③
在gan功率ic正面旋涂粘附劑:其中粘附劑包括但不限于光刻膠、高溫蠟類或bcb等聚合物中的一種,如圖3所示。
38.④
將gan功率ic正面與臨時載片正面相對進行臨時鍵合:其中臨時載片包括但不限于藍膜、藍寶石、硅片、碳化硅片或氮化鋁片中的一種,臨時鍵合溫度為80-350℃,壓力為50mpa—5000mpa,時間為5-60分鐘,如圖3所示。
39.⑤
將與臨時載片鍵合的gan功率ic的襯底減薄:其中襯底減薄方法為機械研磨、機械拋光、化學拋光中的任意一種或多種,減薄后的剩余厚度不小于1μm,且不大于100μm,如圖4所示。
40.⑥
將與臨時載片鍵合的gan功率ic的剩余襯底去除:其中剩余襯底去除方法為濕法腐蝕或干法刻蝕中的任意一種或多種,如圖5所示。
41.⑦
在si cmos晶圓正面旋涂永久鍵合材料:其中永久鍵合材料為bcb(苯并環丁烯)或pi(聚酰亞胺)等聚合物或金錫、金銦等金屬焊料中的一種;永久鍵合材料的厚度為20nm至20μm,如圖6所示。
42.⑧
將去除襯底后的gan功率ic背面和si cmos驅動正面進行永久鍵合:其中永久鍵合方式包括共晶鍵合、熱壓鍵合、活化鍵合和直接鍵合等方式中的一種,鍵合溫度為100℃至400℃,鍵合時間為1分鐘至3小時,鍵合壓力為10n至20000n,如圖7所示。
43.⑨
將臨時載片與gan功率ic和si cmos驅動電路的鍵合結構進行分離,并清洗:其中分離方法包括但不限于熱解、光解和氣解等方式,例如可將臨時載片、鍵合的gan功率ic薄膜與si cmos驅動襯底構成的臨時鍵合結構正面朝上放置在加熱臺上進行加熱,加熱溫度為200℃,通過熱滑動剝離法將臨時載片與襯底進行分離,并用去膠劑、丙酮、酒精清洗,然后采用砂輪和激光等方式進行劃片,如圖8所示。
44.⑩
在gan功率ic與si cmos鍵合結構上方制備微帶線,將信號端口進行互聯:其中微帶線金屬包括但不限于金、銅、鋁中的一種,例如可以通過電鍍方式在表面制備金屬空氣橋微帶線,微帶線厚度為100nm至5μm,如圖9所示。
45.得到由gan功率ic與si cmos驅動電路組成的異質集成芯片,如圖9所示。
46.實施例1
47.①
在(111)晶向的si基gan晶圓上制備出平面導通型gan hemt功率管,gan hemt器件層和布線層組成的功能層總厚度約6μm。
48.②
在總厚度725μm的(100)晶向soi晶圓上制備出尺寸2*2mm的si cmos驅動電路。
49.③
在si基gan晶圓正面旋涂約15μm厚的高溫蠟,旋涂轉速為2500轉/分鐘,旋涂時間為60s,預烘烤溫度為150℃,時間為2分鐘。
50.④
將si基gan晶圓正面與碳化硅載片正面相對貼合在一起,放入粘片機進行臨時鍵合,鍵合工藝參數為溫度190℃,鍵合時間15分鐘,鍵合壓力500mpa。
51.⑤
通過機械研磨將si基gan晶圓的襯底si從背面研磨減薄至50μm;
52.⑥
通過氟基氣體將si基gan晶圓剩余的50μm si襯底全部刻蝕,直到暴露出algan層停止。
53.⑦
在si cmos晶圓正面旋涂bcb作為永久鍵合材料,其中bcb厚度約1μm,bcb旋涂轉速約1500轉。
54.⑧
將去除襯底si的si基gan晶圓背面和si cmos驅動晶圓正面相對,放入鍵合機進行永久鍵合,鍵合工藝參數為溫度250℃,鍵合時間30分鐘,鍵合壓力800mpa。
55.⑨
將臨時載片、鍵合的gan功率ic薄膜與si cmos驅動晶圓構成的臨時鍵合結構正面朝上放置在加熱臺上進行加熱,加熱溫度為250℃,通過熱滑動剝離法將臨時載片與碳化硅襯底進行分離,并用去膠劑、丙酮、酒精清洗。
56.⑩
在gan功率ic與si cmos鍵合結構上方,通過電鍍方式在表面制備約3μm厚的微帶線空氣橋,將gan功率ic與si cmos進行互聯,得到由gan功率ic與si cmos驅動電路組成的異質集成芯片。
57.經過以上步驟,就實現了gan功率ic與si cmos驅動電路組成的異質集成芯片的制備方法。
58.以上內容是結合具體的優選實施方式對本發明所作的進一步詳細說明,不能認定本發明的具體實施只局限于這些說明。對于本發明所屬技術領域的普通技術人員來說,在不脫離本發明構思的前提下,還可以做出若干簡單推演或替換,都應當視為屬于本發明的保護范圍。

技術特征:


1.一種gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,包括以下步驟:設計gan功率ic電路,流片得到gan功率ic晶圓;設計si cmos驅動電路,流片得到si cmos晶圓;在gan功率ic晶圓正面旋涂粘附劑,將gan功率ic晶圓正面與臨時載片正面相對進行臨時鍵合;將與臨時載片鍵合的gan功率ic晶圓的襯底減薄,將與臨時載片鍵合的gan功率ic晶圓的剩余襯底去除;在si cmos晶圓正面旋涂永久鍵合材料;將去除si襯底后的gan功率ic背面與si cmos正面進行永久鍵合;將gan功率ic背面與si cmos鍵合結構中的臨時載片分離出來,并對分離后的鍵合結構進行清洗;在清洗后的gan功率ic與si cmos鍵合結構上方制備微帶線,將信號端口進行互聯,得到由gan功率ic與si cmos驅動電路組成的異質集成芯片。2.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,所述gan功率ic電路的襯底材料包括但不限于si基gan、sic基gan、gan基gan或藍寶石基gan中的一種,所述gan功率ic中的gan器件結構包括但不限于垂直導通型或平面導通型中的一種。3.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,所述si cmos驅動電路的襯底材料為si或soi,襯底厚度為300μm-700μm;驅動電路的尺寸為100μm-10cm。4.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,所述粘附劑包括但不限于光刻膠、高溫蠟類或bcb聚合物中的一種;所述臨時載片包括但不限于藍膜、藍寶石、硅片、碳化硅片或氮化鋁片中的一種;所述臨時鍵合的溫度為80-350℃,壓力為50mpa—5000mpa,時間為5-60分鐘。5.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,所述將與臨時載片鍵合的gan功率ic晶圓的襯底減薄的方式為機械研磨、機械拋光、化學拋光中的任意一種或多種,減薄后的剩余襯底厚度不小于1μm,且不大于100μm;所述將與臨時載片鍵合的gan功率ic晶圓的剩余襯底去除的方式為濕法腐蝕或干法刻蝕中的任意一種或多種。6.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,所述永久鍵合材料為聚合物或金屬焊料中的一種;所述聚合物包括但不限于bcb或pi,所述金屬焊料包括但不限于金錫或金銦;所述永久鍵合材料的厚度為20nm至20μm;所述永久鍵合的方式包括共晶鍵合、熱壓鍵合、活化鍵合和直接鍵合中的一種,鍵合溫度為100℃至400℃,鍵合時間為1分鐘至3小時,鍵合壓力為10n至20000n。7.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在于,將gan功率ic背面與si cmos鍵合結構中的臨時載片分離的方法包括但不限于熱解、光解和氣解。8.根據權利要求1所述gan功率ic與si cmos驅動異質集成芯片的制備方法,其特征在
于,所述微帶線的材質包括但不限于金、銅、鋁中的一種,微帶線厚度為100nm至5μm。

技術總結


本發明公開了一種Ga功率IC與SiCMOS驅動異質集成芯片的制備方法,將Ga功率IC功能薄層與SiCMOS驅動襯底進行集成,通過微電子工藝中的微帶線工藝實現信號的互聯,構建Ga基功率IC與SiCMOS驅動異質集成芯片,在顯著降低集成芯片面積的前提下,減小額外寄生和傳輸損耗,實現綜合性能提升。實現綜合性能提升。實現綜合性能提升。


技術研發人員:

戴家赟 周建軍 王登貴 王釗 孔月嬋

受保護的技術使用者:

中國電子科技集團公司第五十五研究所

技術研發日:

2022.09.27

技術公布日:

2023/1/17


文章投稿或轉載聲明

本文鏈接:http://m.newhan.cn/zhuanli/patent-1-78104-0.html

來源:專利查詢檢索下載-實用文體寫作網版權所有,轉載請保留出處。本站文章發布于 2023-01-25 21:30:31

發表評論

驗證碼:
用戶名: 密碼: 匿名發表
評論列表 (有 條評論
2人圍觀
參與討論