本文作者:kaifamei

半導體結構及形成半導體結構的方法與流程

更新時間:2025-12-25 08:15:30 0條評論

半導體結構及形成半導體結構的方法與流程



1.本公開涉及半導體技術領域,本公開涉及但不限于一種半導體結構及形成半導體結構的方法。


背景技術:



2.在形成鰭式場效應晶體管(fin field-effect transistor,finetf)結構時,在把柵極結構以及柵氧化層埋進基底中時,需要先蝕刻出柵極溝槽,而在刻蝕柵極溝槽時容易使柵極溝槽的側壁受到損傷,從而影響finfet結構的柵氧界面態,導致器件可靠性失效。


技術實現要素:



3.本公開實施例提供一種半導體結構和形成半導體結構的方法。
4.一方面,本公開實施例提供一種形成半導體結構的方法,所述方法包括:提供基底,所述基底上包括初始鰭狀有源區和位于相鄰所述初始鰭狀有源區之間的第一隔離結構;刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面在預設的高度范圍內;采用濕法刻蝕工藝刻蝕所述第二隔離結構,在形成第三隔離結構和位于相鄰所述鰭狀有源區之間的柵極溝槽的同時,形成鰭部。
5.在一些實施例中,所述鰭狀有源區的高度小于所述初始鰭狀有源區的高度。
6.在一些實施例中,刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面在預設的高度范圍內,包括:控制刻蝕選擇比為1:1,采用干法刻蝕工藝刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成所述鰭狀有源區和位于相鄰所述鰭狀有源區之間的所述第二隔離結構;其中,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面位于同一高度。
7.在一些實施例中,所述干法刻蝕工藝中采用的刻蝕氣體包括:chf3、cf4、hbr和cl2。
8.在一些實施例中,所述濕法刻蝕工藝中采用的刻蝕溶液包括稀釋溶液,其中,所述稀釋溶液中的氟化氫與去離子水的體積比為1:150至1:250。
9.在一些實施例中,所述方法還包括:采用預設類型的離子,對相鄰兩個所述初始鰭狀有源區分別進行離子注入,形成分別位于相鄰兩個所述初始鰭狀有源區中的源極和漏極;其中,所述預設類型的離子包括以下至少之一:磷離子、銻離子、砷離子、硼離子。
10.在一些實施例中,所述方法還包括:在所述柵極溝槽中形成柵氧化層;在形成有所述柵氧化層的柵極溝槽中形成柵極結構,以形成鰭式場效應晶體管。
11.在一些實施例中,在形成有所述柵氧化層的柵極溝槽中形成柵極結構,包括:在形成有所述柵氧化層的柵極溝槽中依次形成金屬阻擋層、導電金屬層和保護層,以形成所述柵極結構。
12.在一些實施例中,所述初始鰭狀有源區和所述第一隔離結構通過以下步驟形成:
提供初始基底;刻蝕所述初始基底,形成所述基底和位于所述基底上的所述初始鰭狀有源區;其中,所述初始鰭狀有源區按照矩陣排列,以第一方向為所述矩陣的行方向且以第二方向為所述矩陣的列方向;所述初始鰭狀有源區以第三方向為延伸方向;沿所述第一方向的相鄰兩個所述初始鰭狀有源區之間包括具有第一尺寸的第一接觸孔或具有第二尺寸的第二接觸孔,所述第二尺寸大于所述第一尺寸;在所述第一接觸孔和所述第二接觸孔中分別形成第一子隔離結構和第二子隔離結構,所述第一子隔離結構和所述第二子隔離結構構成所述第一隔離結構。
13.在一些實施例中,第一隔離結構還包括隔離層,形成所述第一隔離結構的步驟還包括:形成覆蓋所述初始鰭狀有源區、所述第一子隔離結構和所述第二子隔離結構的所述隔離層。
14.在一些實施例中,所述第一子隔離結構包括初始第一氧化硅層,所述第二子隔離結構包括初始第二氧化硅層和初始氮化硅層;在所述第一接觸孔和所述第二接觸孔中分別形成第一子隔離結構和第二子隔離結構,包括:在所述第一接觸孔中沉積滿氧化硅材料,形成所述初始第一氧化硅層;在所述第二接觸孔中沉積氧化硅材料,形成所述初始第二氧化硅層;并且在形成有所述初始第二氧化硅層的第二接觸孔中沉積滿氮化硅材料,形成所述初始氮化硅層。
15.在一些實施例中,刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,包括:刻蝕去除所述隔離層;刻蝕部分所述初始鰭狀有源區、所述第一子隔離結構和所述第二子隔離結構,分別形成鰭狀有源區、第三子隔離結構和第四子隔離結構;其中,所述第三子隔離結構和所述第四子隔離結構構成所述第二隔離結構。
16.在一些實施例中,采用濕法刻蝕工藝刻蝕所述第二隔離結構,在形成第三隔離結構和位于相鄰所述鰭狀有源區之間的柵極溝槽的同時,形成鰭部,包括:采用濕法刻蝕工藝刻蝕剩余的初始第一氧化硅層和剩余的初始第二氧化硅層,在形成所述第三隔離結構和所述柵極溝槽的同時,形成所述鰭部;其中,所述第三隔離結構包括第一氧化硅層、第二氧化硅層和氮化硅層;所述柵極溝槽包括第一柵極子溝槽和第二柵極子溝槽,所述第一柵極子溝槽位于所述第一氧化硅層上,所述第二柵極子溝槽位于所述氮化硅層與相鄰所述鰭部之間;所述第一柵極子溝槽的深度大于所述第二柵極子溝槽的深度。
17.在一些實施例中,所述方法還包括:形成與一所述源極/漏極連接的位線結構;形成與另一所述源極/漏極連接的電容結構。
18.另一方面,本公開實施例提供一種半導體結構,采用上述任一實施例中的方法形成,所述結構包括:基底;位于所述基底上的鰭狀有源區;位于相鄰所述鰭狀有源區之間的第三隔離結構;其中,至少部分所述第三隔離結構的頂表面低于所述鰭狀有源區的頂表面,暴露出的所述鰭狀有源區作為鰭部。
19.在一些實施例中,所述半導體結構至少包括晶體管結構,所述晶體管結構包括:位于相鄰兩個所述鰭部中的源極和漏極,以及位于相鄰所述鰭部之間的柵極。
20.本公開實施例中,首先,提供基底,基底上包括初始鰭狀有源區和位于相鄰初始鰭狀有源區之間的第一隔離結構,這樣第一隔離結構可以隔離相鄰初始鰭狀有源區;其次,刻蝕初始鰭狀有源區和第一隔離結構,形成鰭狀有源區和位于相鄰鰭狀有源區之間的第二隔
離結構,鰭狀有源區的頂表面和第二隔離結構的頂表面在預設的高度范圍內,這樣為后續刻蝕形成鰭部和柵極溝槽提供一個相對平整的表面;最后,采用濕法刻蝕工藝刻蝕第二隔離結構,在形成第三隔離結構和位于相鄰鰭狀有源區之間的柵極溝槽的同時,形成鰭部,這樣無需通過離子體以及物理轟擊形成柵極溝槽,從而可以有效降低柵極溝槽側壁的晶格損傷,進而降低對半導體器件性能及可靠性的影響,同時提高鰭部高度的均勻性,減小各晶體管之間的差異。
附圖說明
21.在附圖(其不一定是按比例繪制的)中,相似的附圖標記可在不同的視圖中描述相似的部件。具有不同字母后綴的相似附圖標記可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。
22.圖1為本公開實施例提供的一種形成半導體結構的方法的實現流程示意圖;
23.圖2至圖8為本公開實施例提供的形成半導體結構過程中的結構示意圖。
具體實施方式
24.下面將參照附圖更詳細地描述本公開公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式,然而應當理解,可以以各種形式實現本公開,而不應被這里闡述的具體實施方式所限制。相反,提供這些實施方式是為了能夠更透徹地理解本公開,并且能夠將本公開公開的范圍完整的傳達給本領域的技術人員。
25.在下文的描述中,給出了大量具體的細節以便提供對本公開更為徹底的理解。然而,對于本領域技術人員而言顯而易見的是,本公開可以無需一個或多個這些細節而得以實施。在其他的例子中,為了避免與本公開發生混淆,對于本領域公知的一些技術特征未進行描述;即,這里不描述實際實施例的全部特征,不詳細描述公知的功能和結構。
26.在附圖中,為了清楚,層、區、元件的尺寸以及其相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
27.應當明白,當元件或層被稱為“在
……
上”、“與
……
相鄰”、“連接到”或“耦合到”其它元件或層時,其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層,或者可以存在居間的元件或層。相反,當元件被稱為“直接在
……
上”、“與
……
直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時,則不存在居間的元件或層。應當明白,盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分,這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此,在不脫離本公開教導之下,下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論的第二元件、部件、區、層或部分時,并不表明本公開必然存在第一元件、部件、區、層或部分。
28.在此使用的術語的目的僅在于描述具體實施例并且不作為本公開的限制。在此使用時,單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式,除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”,當在該說明書中使用時,確定所述特征、整數、步驟、操作、元件和/或部件的存在,但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時,術語“和/或”包括相關所列項目的任何及所
有組合。
29.動態隨機存取存儲器(dynamic random access memory,dram)市場為了降低成本,在單片晶圓上產出更多的芯片,從而提升效益。同時,市場對便攜式移動電子設備的需求,要求設備更小更易攜帶,速度也更快,使得dram存儲能力不斷增加成為剛需。為了滿足市場需求,追求利益最大化,研發人員把平面結構的有效尺寸不斷減小,不斷地縮小線寬。在縮到電學性能的極限后,為了追求極致以及利益最大化,研發人員提出了三維(3-dimension,3d)的結構,把關鍵的柵極與柵氧層埋入硅基底中,因此形成了鰭式場效應晶體管(fin field-effect transistor,finetf)結構。
30.相關技術中一般采用干法刻蝕形成柵極溝槽,干法刻蝕的特性是各向異性,各向異性蝕刻出的柵極溝槽側壁由于等離子體以及物理轟擊,界面粗糙度差,硅的晶體結構受到損傷,從而影響finfet結構的柵氧界面態,導致器件可靠性失效。
31.由于柵極溝槽和有源區(active area,aa)不同,aa離子注入造成的晶格損傷通過后續的高溫處理可以進行晶格修復,但是干法蝕刻形成柵極溝槽后如果采用高溫修復會再次影響之前注入的離子分布,所以通過高溫修復對干法刻蝕形成柵極溝槽時造成的晶格損傷并不是有效解決辦法。
32.在介紹本公開實施例之前,先定義一下以下實施例可能用到的描述立體結構的三個方向,以笛卡爾坐標系為例,三個方向可以包括x軸、y軸和z軸方向。在忽略頂表面和底表面的平整度的情況下,在基底的頂表面和底表面(即基底所在的平面)方向上,定義兩彼此相交(例如彼此垂直)的方向為第一方向和第二方向,例如可以定義初始鰭狀有源區的排列方向為第一方向和第二方向,定義初始有源區的延伸方向為第三方向,基于第一方向和第二方向可以確定基底的平面方向。本公開實施例中,第一方向和第二方向相互垂直,第三方向位于第一方向和第二方向之間。本公開實施例中,定義第一方向為x軸方向,定義第二方向為y軸方向,定義第三方向為z軸方向。
33.本公開實施例提供一種形成半導體結構的方法,參考圖1,該方法包括步驟s101至步驟s103,其中:
34.步驟s101,提供基底,基底上包括初始鰭狀有源區和位于相鄰初始鰭狀有源區之間的第一隔離結構;
35.這里,基底可以包括硅襯底,硅襯底也可以包括其它半導體元素,例如:鍺(ge),或包括半導體化合物,例如:碳化硅(sic)、砷化鎵(gaas)、磷化鎵(gap)、磷化銦(inp)、砷化銦(inas)或銻化銦(insb),或包括其它半導體合金,例如:硅鍺(sige)、磷化砷鎵(gaasp)、砷化銦鋁(alinas)、砷化鎵鋁(algaas)、砷化銦鎵(gainas)、磷化銦鎵(gainp)、和/或磷砷化銦鎵(gainasp)或其組合。
36.初始鰭狀有源區是通過刻蝕初始基底形成的。在一些實施例中,基底中可以形成多個陣列排布的鰭狀有源區,相鄰鰭狀有源區用于形成一個晶體管,作為存儲器的存儲單元中的晶體管。在實施時,可以根據具體的存儲器的存儲單元的分布,設定鰭狀有源區的排布方式,在此不作限定。
37.第一隔離結構可以是淺溝槽隔離結構(shallow trench isolation,sti),位于相鄰初始鰭狀有源區之間,也就是說第一隔離結構包圍初始鰭狀有源區,用于隔離相鄰初始鰭狀有源區。在實施時,第一隔離結構的材料可以是氧化硅、氮化硅、氮氧化硅、硼硅酸玻璃
中的至少一種或其他合適的隔離材料。例如,第一隔離結構可以包括氧化硅和氮化硅;形成第一隔離結構的過程可以是在溝槽中先填充氧化硅,之后在有氧化硅的溝槽中填充滿氮化硅,從而形成第一隔離結構。
38.步驟s102,刻蝕初始鰭狀有源區和第一隔離結構,形成鰭狀有源區和位于相鄰鰭狀有源區之間的第二隔離結構,鰭狀有源區的頂表面和第二隔離結構的頂表面在預設的高度范圍內;
39.這里,預設的高度范圍可以根據初始鰭狀有源區的高度以及刻蝕精度去設置。步驟s102是將基底上的初始鰭狀有源區變矮,并使鰭狀有源區的頂表面和第二隔離結構的頂表面在預設的高度范圍內,為后續采用濕法刻蝕工藝形成鰭部提供一個相對平整的平面的過程??涛g后剩余的第一隔離結構就形成了第二隔離結構,刻蝕后剩余的初始鰭狀有源區就形成了鰭狀有源區。
40.在一些實施例中,鰭狀有源區的高度小于初始鰭狀有源區的高度。
41.在一些實施例中,可以控制初始鰭狀有源區和第一隔離結構的刻蝕選擇比為1:1,采用干法刻蝕工藝刻蝕初始鰭狀有源區和第一隔離結構,形成鰭狀有源區和位于相鄰鰭狀有源區之間的第二隔離結構。在實施時,可以通過選擇刻蝕氣體的種類以及刻蝕氣體的比例可以使初始鰭狀有源區和第一隔離結構的刻蝕選擇比為1:1,從而在刻蝕后使第二隔離結構的頂表面和鰭狀有源區的頂表面位于同一高度。也就是說,刻蝕后的結構的表面是平整的。干法刻蝕工藝中采用的刻蝕氣體可以包括:三氟甲烷(chf3)、四氟化碳(cf4)、溴化氫(hbr)和(cl2)。在其他實施例中,刻蝕氣體還可以包括其他碳氟系氣體,例如二氟甲烷(ch2f2)、八氟丙烷(c3f8)、全氟丁二烯(c4f6)、八氟環丁烷(c4f8)和八氟環戊烯(c5f8)中的一種或幾種。
42.需要說明的是,在初始鰭狀有源區的材料為硅、第一隔離結構包括氧化硅和氮化硅的情況下,需要控制硅、氧化硅和氮化硅的刻蝕選擇比為1:1:1,這樣可以將硅、氧化硅和氮化硅刻蝕到同一水平高度,也就是說形成的鰭狀有源區和第二隔離結構的頂表面位于同一水平高度。
43.在一些實施例中,刻蝕氧化硅和/或氮化硅時,可以采用120標況毫升每分鐘(sccm)至180sccm的chf3和30sccm至50sccm的cf4;刻蝕硅時,可以采用80sccm至120sccm的chf3、110sccm至150sccm的cf4、50ccm至70sccm的hbr和10sccm至25sccm的cl2。
44.步驟s103,采用濕法刻蝕工藝刻蝕第二隔離結構,在形成第三隔離結構和位于相鄰鰭狀有源區之間的柵極溝槽的同時,形成鰭部。
45.這里,刻蝕之后剩余的第二隔離結構即為第三隔離結構,由于刻蝕了部分第二隔離結構,所以至少有部分的第三隔離結構的頂表面會低于鰭狀有源區的頂表面,這樣在相鄰鰭狀有源區之間的第三隔離結構上會形成柵極溝槽,同時會暴露出部分鰭狀有源區的側壁,暴露出側壁的部分鰭狀有源區可以形成鰭部。
46.在一些實施例中,濕法刻蝕工藝中采用的刻蝕溶液可以包括稀釋溶液,其中,稀釋溶液中的氟化氫與去離子水的體積比為1:150至1:250,例如,稀釋溶液中的氟化氫與去離子水的體積比為1:200。本公開實施例中,通過控制稀釋溶液中的氟化氫與去離子水的體積比可以在刻蝕第二隔離結構時,不刻蝕鰭狀有源區,從而使形成的鰭部較高,這樣,可以提高半導體器件的運行速度。
47.在一些實施例中,還可以控制刻蝕第二隔離結構的時間,從而使形成的柵極溝槽的深度滿足預設深度。
48.本公開實施例中,首先,提供基底,基底上包括初始鰭狀有源區和位于相鄰初始鰭狀有源區之間的第一隔離結構,這樣第一隔離結構可以隔離相鄰初始鰭狀有源區;其次,刻蝕初始鰭狀有源區和第一隔離結構,形成鰭狀有源區和位于相鄰鰭狀有源區之間的第二隔離結構,鰭狀有源區的頂表面和第二隔離結構的頂表面在預設的高度范圍內,這樣為后續刻蝕形成鰭部和柵極溝槽提供一個相對平整的表面;最后,采用濕法刻蝕工藝刻蝕第二隔離結構,在形成第三隔離結構和位于相鄰鰭狀有源區之間的柵極溝槽的同時,形成鰭部,這樣無需通過離子體以及物理轟擊形成柵極溝槽,從而可以有效降低柵極溝槽側壁的晶格損傷,進而降低對半導體器件性能及可靠性的影響,同時提高鰭部高度的均勻性,減小各晶體管之間的差異。
49.下面將參考圖2至圖8對本公開實施例提供的形成半導體結構的過程進行詳細說明。
50.首先,參考圖2和圖3,執行步驟s101,提供基底11,基底11上包括初始鰭狀有源區12a和位于相鄰初始鰭狀有源區12a之間的第一隔離結構13。其中,圖2和圖3中的右圖是左圖中沿aa'方向的剖面圖。
51.在一些實施例中,初始鰭狀有源區和第一隔離結構可以通過步驟s1011至步驟s1013形成,其中:
52.步驟s1011,提供初始基底;
53.步驟s1012,刻蝕初始基底,形成基底和位于基底上的初始鰭狀有源區;其中,初始鰭狀有源區按照矩陣排列,以第一方向為矩陣的行方向且以第二方向為矩陣的列方向;初始鰭狀有源區以第三方向為延伸方向;沿第一方向的相鄰兩個初始鰭狀有源區之間包括具有第一尺寸的第一接觸孔或具有第二尺寸的第二接觸孔,第二尺寸大于第一尺寸;
54.步驟s1013,在第一接觸孔和第二接觸孔中分別形成第一子隔離結構和第二子隔離結構,第一子隔離結構和第二子隔離結構構成第一隔離結構。
55.這里,可以通過濕法刻蝕工藝(例如,采用濃硫酸、、濃硝酸等強酸刻蝕)或者干法刻蝕工藝(例如等離子體刻蝕工藝、反應離子刻蝕工藝或者離子銑工藝)刻蝕初始基底來形成基底和位于基底上的初始鰭狀有源區。
56.在一些實施例中,第一子隔離結構和第二子隔離結構的材料可以相同,例如都為氧化硅;第一子隔離結構和第二子隔離結構的材料還可以不相同,例如,第一子隔離結構的材料包括氧化硅,第二子隔離結構的材料包括氧化硅和氮化硅。
57.參考圖2,刻蝕初始基底形成基底11和位于基底11上的初始鰭狀有源區12a。從圖2左圖中可以看出初始鰭狀有源區12a按照矩陣排列,以x軸方向為矩陣的行方向且以y軸方向為矩陣的列方向;初始鰭狀有源區12a以z軸方向為延伸方向;其中,z軸方向和x軸方向之間的夾角θ可以大于0度(
°
)小于90
°
。沿x軸方向的相鄰兩個初始鰭狀有源區12a之間包括具有第一尺寸d1的第一接觸孔102或具有第二尺寸d2的第二接觸孔103,第二尺寸d2大于第一尺寸d1,也就是說x軸方向上的初始鰭狀有源區12a的之間的間距不同。由于負載效應,形成的第一接觸孔102和第二接觸孔103的深度不同,第二接觸孔103的深度大于第一接觸孔102的深度。也就是說,初始鰭狀有源區密集的地方的接觸孔的深度小于初始鰭狀有源區稀疏
的地方的接觸孔的深度。另外,在x軸方向上,第一接觸孔102和第二接觸孔103交替排列在初始鰭狀有源區兩側。
58.參考圖2和圖3,在第一接觸孔102和第二接觸孔103中分別形成第一子隔離結構131和第二子隔離結構132,第一子隔離結構131和第二子隔離結構132構成第一隔離結構13。從圖3中可以看出,第二子隔離結構132的深度大于第一子隔離結構131的深度。
59.在一些實施例中,第一隔離結構還包括隔離層,形成第一隔離結構的步驟還包括:步驟s1014,形成覆蓋初始鰭狀有源區、第一子隔離結構和第二子隔離結構的隔離層。
60.繼續參考圖3,在初始鰭狀有源區12a、第一子隔離結構131和第二子隔離結構132上形成隔離層133。這樣,第一隔離結構13包括第一子隔離結構131、第二子隔離結構132和隔離層133。
61.在一些實施例中,第一子隔離結構包括初始第一氧化硅層,第二子隔離結構包括初始第二氧化硅層和初始氮化硅層;
62.步驟s1013的實施可以包括步驟s1131至步驟s1133,其中:
63.步驟s1131,在第一接觸孔中沉積滿氧化硅材料,形成初始第一氧化硅層;
64.步驟s1132,在第二接觸孔中沉積氧化硅材料,形成初始第二氧化硅層;
65.步驟s1133,在形成有初始第二氧化硅層的第二接觸孔中沉積滿氮化硅材料,形成初始氮化硅層。
66.這里,由于在第一方向上第一接觸孔的尺寸小于第二接觸孔的尺寸且第一接觸孔的深度小于第二接觸孔的深度,因此,在相同的沉積工藝和沉積條件下,在第一接觸孔填滿氧化硅材料的時候,第二接觸孔還沒有填滿氧化硅材料,還留下空隙。在形成有初始第二氧化硅層的第二接觸孔中繼續沉積氮化硅材料,直至將第二接觸孔沉積滿,這樣就可以形成包括初始第二氧化硅層和初始氮化硅層的第二子隔離結構,從而可以提高第一隔離結構的隔離效果。在其他實施例中,還可以在空隙中繼續沉積氧化硅材料,這樣第一子隔離結構和第二子隔離結構中的隔離材料都是氧化硅。
67.繼續參考圖2和圖3,在第一接觸孔102中沉積滿氧化硅材料,形成初始第一氧化硅層;在第二接觸孔103沉積氧化硅材料,形成初始第二氧化硅層1321;在形成有初始第二氧化硅層1321的第二接觸孔103中沉積滿氮化硅材料,形成初始氮化硅層1322,這樣,第二子隔離結構132就包括初始第二氧化硅層1321和初始氮化硅層1322。
68.在實施時,可以通過以下任一沉積工藝形成:化學氣相沉積(chemical vapor deposition,cvd)工藝、物理氣相沉積(physical vapor deposition,pvd)工藝、原子層沉積(atomic layer deposition,ald)工藝或者其他適合的工藝沉積氧化硅材料、氮化硅材料以及形成隔離層。
69.下面參考圖3和圖4執行步驟s102,刻蝕初始鰭狀有源區12a和第一隔離結構13,形成鰭狀有源區12和位于相鄰鰭狀有源區12之間的第二隔離結構14,鰭狀有源區12的頂表面和第二隔離結構14的頂表面在預設的高度范圍內。
70.在一些實施例中,步驟s102的實施可以包括步驟s1021和步驟s1022,其中:
71.步驟s1021,刻蝕去除隔離層;
72.步驟s1022,刻蝕部分初始鰭狀有源區、第一子隔離結構和第二子隔離結構,分別形成鰭狀有源區、第三子隔離結構和第四子隔離結構;
73.其中,第三子隔離結構和第四子隔離結構構成第二隔離結構。
74.這里,第一子隔離結構刻蝕之后會形成第三子隔離結構,第二子隔離結構刻蝕之后會形成第四子隔離結構??梢圆捎酶煞涛g工藝刻蝕去除隔離層和刻蝕部分初始鰭狀有源區、第一子隔離結構和第二子隔離結構。這樣可以更好地使鰭狀有源區12的頂表面和第二隔離結構14的頂表面位于同一高度。
75.參考圖3,刻蝕去除隔離層133,從而暴露出初始鰭狀有源區12a的頂表面、第一子隔離結構131的頂表面和第二子隔離結構132的頂表面;刻蝕部分初始鰭狀有源區12a、第一子隔離結構131和第二子隔離結構132,分別形成如圖4所示的鰭狀有源區12、第三子隔離結構141和第四子隔離結構142。其中,第三子隔離結構141和第四子隔離結構142構成第二隔離結構14。第三子隔離結構141可以包括剩余的初始第一氧化硅層,第四子隔離結構142包括剩余的初始第二氧化硅層和剩余的初始氮化硅層。
76.可以理解的是,在第一隔離結構包括隔離層或者不包括隔離層的情況下,為了給濕法刻蝕工藝提供一個平整的表面,可以通過干法刻蝕工藝刻蝕初始鰭狀有源區、第一子隔離結構和第二子隔離結構,從而將初始鰭狀有源區、第一子隔離結構和第二子隔離結構的高度減小,并且使三者的頂表面位于同一高度。
77.下面將參考圖4至圖6執行步驟s103,采用濕法刻蝕工藝刻蝕第二隔離結構14,在形成第三隔離結構15和位于相鄰鰭狀有源區12之間的柵極溝槽16的同時,形成鰭部17。
78.在第二隔離結構中的第一子隔離結構和第二子隔離結構中的隔離材料相同的情況下,采用濕法刻蝕工藝刻蝕第二隔離結構之后,會形成如圖5所示的第三隔離結構15和位于相鄰鰭狀有源區12之間的柵極溝槽16,同時還會形成鰭部17。由于負載效應,第一子隔離結構的刻蝕深度較深,而第二子隔離結構的刻蝕深度較淺,因此,第三隔離結構15中的第五子隔離結構151的頂表面低于第六子隔離結構152的頂表面,同時可以看出鰭部17的側表面的高度不同,也就是鰭部17具有高度差,這樣可以提高半導體器件的運行速度。
79.在一些實施例中,步驟s103“采用濕法刻蝕工藝刻蝕第二隔離結構,在形成第三隔離結構和位于相鄰鰭狀有源區之間的柵極溝槽的同時,形成鰭部”的實施可以包括步驟s1031,采用濕法刻蝕工藝刻蝕剩余的初始第一氧化硅層和剩余的初始第二氧化硅層,在形成第三隔離結構和柵極溝槽的同時,形成鰭部。
80.其中,第三隔離結構包括第一氧化硅層、第二氧化硅層和氮化硅層;柵極溝槽包括第一柵極子溝槽和第二柵極子溝槽,第一柵極子溝槽位于第一氧化硅層上,第二柵極子溝槽位于氮化硅層(即剩余的初始氮化硅層)與相鄰鰭部之間;第一柵極子溝槽的深度大于第二柵極子溝槽的深度。
81.這里,通過選擇濕法刻蝕工藝中的刻蝕溶液的種類、濃度、溫度等工藝參數,可以在刻蝕的過程中只刻蝕氧化硅材料,而不刻蝕氮化硅材料。
82.參考圖4和圖6,采用濕法刻蝕工藝刻蝕剩余的初始第一氧化硅層和剩余的初始第二氧化硅層,形成第五子隔離結構151、第六子隔離結構152、位于第五子隔離結構151上的第一柵極子溝槽161、以及位于第六子隔離結構152上的第二柵極子溝槽162,同時暴露出側表面的鰭狀有源區12形成鰭部17。其中,第五子隔離結構151包括第一氧化硅層,第六子隔離結構152包括第二氧化硅層1521和與第二氧化硅層1521側表面接觸的氮化硅層1522;因此,第三隔離結構15包括第一氧化硅層(即為第五子隔離結構151)、第二氧化硅層1521和氮
化硅層1522。柵極溝槽16包括第一柵極子溝槽161和第二柵極子溝槽162;其中,第二柵極子溝槽162位于氮化硅層1522與相鄰鰭部17之間,也就是位于第二氧化硅層1521上,且第一柵極子溝槽161的深度大于第二柵極子溝槽162的深度。
83.在一些實施例中,形成半導體結構的方法還包括:采用預設類型的離子,對相鄰兩個初始鰭狀有源區分別進行離子注入,形成分別位于相鄰兩個初始鰭狀有源區中的源極和漏極;其中,預設類型的離子包括以下至少之一:磷離子、銻離子、砷離子。在另一些實施例中,預設類型的離子還可以包括以下至少之一:硼離子、鎵離子、銦離子。
84.在一些實施例中,形成半導體結構的方法還包括步驟s104和步驟s105,其中:
85.步驟s104,在柵極溝槽中形成柵氧化層;
86.步驟s105,在形成有柵氧化層的柵極溝槽中形成柵極結構,以形成鰭式場效應晶體管。
87.這里,柵氧化層的材料可以包括氧化硅、氮氧化硅等。由于柵極溝槽的側壁的損傷較小,這樣會改善柵極溝槽中形成的柵氧化層的界面態,從而提高半導體器件的可靠性。
88.參考圖7,在柵極溝槽(可以參考圖5中的柵極溝槽16)中和鰭狀有源區12上形成柵氧化層18;在形成柵氧化層18的柵極溝槽中和鰭狀有源區12上形成柵極結構19,以形成鰭式場效應晶體管。
89.參考圖8,圖8中的右圖是左圖中沿aa'方向的剖面圖,在第一柵極子溝槽和第二柵極子溝槽(可以參考圖6中的第一柵極子溝槽161和第二柵極子溝槽162)以及鰭狀有源區12上形成柵氧化層18。之后在柵氧化層18上形成柵極結構19,以形成鰭式場效應晶體管。
90.在一些實施例中,柵極可以包括柵氧化層、金屬阻擋層、導電金屬層和保護層,步驟s105的實施可以包括:
91.在形成有柵氧化層的柵極溝槽中依次形成金屬阻擋層、導電金屬層和保護層,以形成柵極結構。
92.金屬阻擋層不僅可以調節半導體構的閾值電壓,還可以作為阻擋層,防止導電金屬層中的金屬污染柵氧化層;此外,金屬阻擋層還可以作為粘附層,改善導電金屬層與柵氧化層層之間的粘附性,從而使導電金屬層和柵氧化層更好地生長在一起。在實施時,金屬阻擋層的材料可以是以下至少之一:氮化鈦(tin)、氧化鑭(la2o3)、硅化鋯(zrsi2)、硅化鉬(mosi2)、硅化鉭(tasi2)、硅化鎳(nisi2)、鋁化鉭(taal)、鉭碳化鋁(taalc)、鉭氮化鋁(tialn)、碳化鉭(tac)、碳氮化鉭(tacn)、鉭硅氮化物(tasin)。
93.導電金屬層可以作為柵極結構的導電電極,導電金屬層的材料可以是任意一種導電性能較好的材料,例如為鈦(ti)、氮化鈦(tin)、氮化鎢(wn)、鎢(w)、鈷(co)、鉑(pt)、鈀(pd)、釕(ru)、銅(cu)中的任意一種。
94.保護層可以覆蓋導電金屬層,因此可以保護導電金屬層,保護層可以是氮化硅等其他合適的材料。
95.在實施時,可以采用以下任一沉積工藝形成:化學氣相沉積工藝、物理氣相沉積工藝、原子層沉積工藝或者其他適合的工藝形成柵氧化層、金屬阻擋層、導電金屬層和保護層。
96.在形成柵極結構時,首先,在柵極溝槽中依次沉積形成柵氧化層(可以為氧化硅)、金屬阻擋層、初始導電金屬層(可以為鎢),經cmp后再刻蝕部分初始導電金屬層,使初始導
電金屬層的頂表面低于鰭狀有源區的頂表面,以形成導電金屬層;之后,在導電金屬層上填充氮化硅形成保護層,這樣形成的柵極結構就包括柵氧化層、金屬阻擋層、導電金屬層和保護層。
97.本公開實施例中,柵極結構位于基底中,因此柵極結構為埋入式柵極結構,這樣可以提高半導體器件的集成度,實現微縮。另外,在第一方向上,柵極結構從內向外依次包括導電金屬層、金屬阻擋層和柵氧化層,這樣可以減少微縮帶來的柵極結構漏電流這一問題的出現,從而降低半導體器件的功耗并提高半導體器件可靠性。
98.在一些實施例中,形成半導體結構的方法還包括步驟s106和步驟s107,其中:
99.步驟s106,形成與一源極/漏極連接的位線結構;
100.步驟s107,形成與另一源極/漏極連接的電容結構。
101.這里,位線用于讀或寫存儲單元的保存的狀態;位線結構可以包括金屬材料,例如鎢、鋁、鈷等。電容結構可以存儲數據,電容結構可以包括依次堆疊的第一電極層、電介質層和第二電極層。
102.本公開實施例中,第一電極層的材料和第二電極層的材料可以包括金屬氮化物或金屬硅化物,例如,氮化鈦。電介質層的材料可以包括高k介質材料,例如可以是氧化鑭(la2o3)、氧化鋁(al2o3)、氧化鉿(hfo2)、氮氧化鉿(hfon)、硅酸鉿(hfsio
x
)或氧化鋯(zro2)中的一種或任意組合。
103.本公開實施例還提供一種半導體結構,采用上述任一實施例中的方法形成,參考圖5或圖6,半導體結構包括:
104.基底11;
105.位于基底11上的鰭狀有源區12;
106.位于相鄰鰭狀有源區12之間的第三隔離結構15;
107.其中,至少部分第三隔離結構15的頂表面低于鰭狀有源區12的頂表面,暴露出的鰭狀有源區12作為鰭部17。
108.在一些實施例中,參考圖7,第三隔離結構15包括第五子隔離結構151和第六子隔離結構152,其中,第五子隔離結構151的頂表面低于第六子隔離結構152的頂表面。第五子隔離結構151和第六子隔離結構152的材料可以都是氧化硅。
109.在一些實施例中,第五子隔離結構151和第六子隔離結構152的材料可以不相同。例如,參考圖8,第五子隔離結構151可以包括第一氧化硅層,第六子隔離結構152可以包括第二氧化硅層1521和與第二氧化硅層1521側表面接觸的氮化硅層1522。
110.在一些實施例中,參考圖7或圖8,半導體結構還可以包括:
111.位于第三隔離結構15上的柵氧化層18和柵極結構19,二者構成柵極,位于相鄰鰭部17之間。
112.在一些實施例中,在第一方向上,柵極結構從內向外依次包括導電金屬層和金屬阻擋層;保護層位于導電金屬層上。
113.在一些實施例中,所述半導體結構至少包括晶體管結構,該晶體管結構包括:分別位于相鄰兩個鰭部中的源極和漏極,以及位于相鄰所述鰭部之間的柵極。
114.在一些實施例中,半導體結構還可以包括:與一源極/漏極連接的位線結構;與另一源極/漏極連接的電容結構。
115.在一些實施例中,本公開實施例提供的形成半導體結構的方法用于形成上述實施中描述的半導體結構,半導體結構具有同方法實施例相似的有益效果。
116.在本公開所提供的幾個實施例中,應該理解到,所揭露的結構和方法,可以通過非目標的方式實現。以上所描述的結構實施例僅僅是示意性的,例如,所述單元的劃分,僅僅為一種邏輯功能劃分,實際實現時可以有另外的劃分方式,如:多個單元或組件可以結合,或可以集成到另一個系統,或一些特征可以忽略,或不執行。另外,所顯示或討論的各組成部分相互之間的耦合、或直接耦合。
117.上述作為分離部件說明的單元可以是、或也可以不是物理上分開的,作為單元顯示的部件可以是、或也可以不是物理單元,即可以位于一個地方,也可以分布到多個網絡單元上;可以根據實際的需要選擇其中的部分或全部單元來實現本實施例方案的目的。
118.本公開所提供的幾個方法或結構實施例中所揭露的特征,在不沖突的情況下可以任意組合,得到新的方法實施例或結構實施例。
119.以上所述,僅為本公開實施例的一些實施方式,但本公開實施例的保護范圍并不局限于此,任何熟悉本技術領域的技術人員在本公開實施例揭露的技術范圍內,可輕易想到變化或替換,都應涵蓋在本公開實施例的保護范圍之內。因此,本公開實施例的保護范圍應以權利要求的保護范圍為準。

技術特征:


1.一種形成半導體結構的方法,其特征在于,所述方法包括:提供基底,所述基底上包括初始鰭狀有源區和位于相鄰所述初始鰭狀有源區之間的第一隔離結構;刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面在預設的高度范圍內;采用濕法刻蝕工藝刻蝕所述第二隔離結構,在形成第三隔離結構和位于相鄰所述鰭狀有源區之間的柵極溝槽的同時,形成鰭部。2.根據權利要求1所述的方法,其特征在于,所述鰭狀有源區的高度小于所述初始鰭狀有源區的高度。3.根據權利要求1所述的方法,其特征在于,刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面在預設的高度范圍內,包括:控制刻蝕選擇比為1:1,采用干法刻蝕工藝刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成所述鰭狀有源區和位于相鄰所述鰭狀有源區之間的所述第二隔離結構;其中,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面位于同一高度。4.根據權利要求3所述的方法,其特征在于,所述干法刻蝕工藝中采用的刻蝕氣體包括:chf3、cf4、hbr和cl2。5.根據權利要求1至4任一項所述的方法,其特征在于,所述濕法刻蝕工藝中采用的刻蝕溶液包括稀釋溶液,其中,所述稀釋溶液中的氟化氫與去離子水的體積比為1:150至1:250。6.根據權利要求5所述的方法,其特征在于,所述方法還包括:采用預設類型的離子,對相鄰兩個所述初始鰭狀有源區分別進行離子注入,形成分別位于相鄰兩個所述初始鰭狀有源區中的源極和漏極;其中,所述預設類型的離子包括以下至少之一:磷離子、銻離子、砷離子、硼離子。7.根據權利要求6所述的方法,其特征在于,所述方法還包括:在所述柵極溝槽中形成柵氧化層;在形成有所述柵氧化層的柵極溝槽中形成柵極結構,以形成鰭式場效應晶體管。8.根據權利要求7所述的方法,其特征在于,在形成有所述柵氧化層的柵極溝槽中形成柵極結構,包括:在形成有所述柵氧化層的柵極溝槽中依次形成金屬阻擋層、導電金屬層和保護層,以形成所述柵極結構。9.根據權利要求1至4任一項所述的方法,其特征在于,所述初始鰭狀有源區和所述第一隔離結構通過以下步驟形成:提供初始基底;刻蝕所述初始基底,形成所述基底和位于所述基底上的所述初始鰭狀有源區;其中,所述初始鰭狀有源區按照矩陣排列,以第一方向為所述矩陣的行方向且以第二方向為所述矩陣的列方向;所述初始鰭狀有源區以第三方向為延伸方向;沿所述第一方向的相鄰兩個所述初始鰭狀有源區之間包括具有第一尺寸的第一接觸孔或具有第二尺寸的第二接觸孔,所
述第二尺寸大于所述第一尺寸;在所述第一接觸孔和所述第二接觸孔中分別形成第一子隔離結構和第二子隔離結構,所述第一子隔離結構和所述第二子隔離結構構成所述第一隔離結構。10.根據權利要求9所述的方法,其特征在于,第一隔離結構還包括隔離層,形成所述第一隔離結構的步驟還包括:形成覆蓋所述初始鰭狀有源區、所述第一子隔離結構和所述第二子隔離結構的所述隔離層。11.根據權利要求10所述的方法,其特征在于,所述第一子隔離結構包括初始第一氧化硅層,所述第二子隔離結構包括初始第二氧化硅層和初始氮化硅層;在所述第一接觸孔和所述第二接觸孔中分別形成第一子隔離結構和第二子隔離結構,包括:在所述第一接觸孔中沉積滿氧化硅材料,形成所述初始第一氧化硅層;在所述第二接觸孔中沉積氧化硅材料,形成所述初始第二氧化硅層;并且在形成有所述初始第二氧化硅層的第二接觸孔中沉積滿氮化硅材料,形成所述初始氮化硅層。12.根據權利要求11所述的方法,其特征在于,刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,包括:刻蝕去除所述隔離層;刻蝕部分所述初始鰭狀有源區、所述第一子隔離結構和所述第二子隔離結構,分別形成鰭狀有源區、第三子隔離結構和第四子隔離結構;其中,所述第三子隔離結構和所述第四子隔離結構構成所述第二隔離結構。13.根據權利要求12所述的方法,其特征在于,采用濕法刻蝕工藝刻蝕所述第二隔離結構,在形成第三隔離結構和位于相鄰所述鰭狀有源區之間的柵極溝槽的同時,形成鰭部,包括:采用濕法刻蝕工藝刻蝕剩余的初始第一氧化硅層和剩余的初始第二氧化硅層,在形成所述第三隔離結構和所述柵極溝槽的同時,形成所述鰭部;其中,所述第三隔離結構包括第一氧化硅層、第二氧化硅層和氮化硅層;所述柵極溝槽包括第一柵極子溝槽和第二柵極子溝槽,所述第一柵極子溝槽位于所述第一氧化硅層上,所述第二柵極子溝槽位于所述氮化硅層與相鄰所述鰭部之間;所述第一柵極子溝槽的深度大于所述第二柵極子溝槽的深度。14.根據權利要求7所述的方法,其特征在于,所述方法還包括:形成與一所述源極/漏極連接的位線結構;形成與另一所述源極/漏極連接的電容結構。15.一種半導體結構,其特征在于,采用如權利要求1至14任一項所述的方法形成,所述結構包括:基底;位于所述基底上的鰭狀有源區;位于相鄰所述鰭狀有源區之間的第三隔離結構;其中,至少部分所述第三隔離結構的頂表面低于所述鰭狀有源區的頂表面,暴露出的所述鰭狀有源區作為鰭部。
16.根據權利要求15所述的半導體結構,其特征在于,所述半導體結構至少包括晶體管結構,所述晶體管結構包括:位于相鄰兩個所述鰭部中的源極和漏極,以及位于相鄰所述鰭部之間的柵極。

技術總結


本公開實施例提供一種半導體結構及形成半導體結構的方法,其中,所述方法包括:提供基底,所述基底上包括初始鰭狀有源區和位于相鄰所述初始鰭狀有源區之間的第一隔離結構;刻蝕所述初始鰭狀有源區和所述第一隔離結構,形成鰭狀有源區和位于相鄰所述鰭狀有源區之間的第二隔離結構,所述鰭狀有源區的頂表面和所述第二隔離結構的頂表面在預設的高度范圍內;采用濕法刻蝕工藝刻蝕所述第二隔離結構,在形成第三隔離結構和位于相鄰所述鰭狀有源區之間的柵極溝槽的同時,形成鰭部。形成鰭部。形成鰭部。


技術研發人員:

鞏建明

受保護的技術使用者:

長鑫存儲技術有限公司

技術研發日:

2022.09.27

技術公布日:

2023/1/17


文章投稿或轉載聲明

本文鏈接:http://m.newhan.cn/zhuanli/patent-1-78106-0.html

來源:專利查詢檢索下載-實用文體寫作網版權所有,轉載請保留出處。本站文章發布于 2023-01-25 21:30:51

發表評論

驗證碼:
用戶名: 密碼: 匿名發表
評論列表 (有 條評論
2人圍觀
參與討論