功率放大電路的制作方法
1.本發明涉及功率放大電路。
背景技術：
2.關于控制功率放大電路的輸出功率的方法，有使功率放大電路的增益固定而對輸入功率進行控制的方法、使輸入功率固定而對功率放大電路的增益進行控制的方法。例如，在gsm(global system for mobile communications，全球移動通信系統)(注冊商標)的通信方式中，使輸入功率固定而對功率放大電路的增益進行控制，由此控制輸出功率。
3.在專利文獻1中，示出了如下的功率放大模塊，即，使輸入功率固定而對功率放大電路的增益進行控制，由此控制輸出功率。在專利文獻1記載的功率放大模塊中，通過對放大器的電源電壓以及輸入到偏置電路的電流進行控制，從而控制功率放大電路的增益。
4.在先技術文獻
5.專利文獻
6.專利文獻1：日本特開2015-95708號公報
7.在像專利文獻1記載的那樣的功率放大模塊中，使用對放大器供給電源電壓的可變電壓電路。可變電壓電路基于對可變電壓電路自身供給的電源電壓，對放大器供給可變電源電壓。此時，若在可變電壓電路中產生電壓降，則可變電源電壓下降。由此，有時放大器的輸出功率下降。
8.在不使用可變電壓電路而僅通過對輸入到偏置電路的電流進行控制來進行功率放大電路的增益的控制的情況下，有時在低輸出功率區域中功率放大電路的控制性下降。即使在輸出功率處于低輸出功率區域的情況下，基于輸入到偏置電路的電流的放大器的偏置電流有時也會為了得到給定的增益而成為給定的值以上的大小。此時，即使在想要通過偏置電流將放大器設為斷開狀態的情況下，也有可能發生放大器成為接通狀態的情況。因此，有時功率放大電路的控制性下降。
技術實現要素：
9.發明要解決的問題
10.本發明是鑒于這樣的情形而完成的，其目的在于，提供一種能夠使輸出功率的控制性提高的功率放大電路。
11.用于解決問題的技術方案
12.本發明的一個方面涉及的功率放大電路具有：第1晶體管，在基極或柵極被供給偏置電流，將輸入信號放大并輸出第1電流；第2晶體管，基極或柵極與第1晶體管的基極或柵極連接，在集電極或漏極被供給與第1電流相應的第2電流；以及第3晶體管，輸出對偏置電流的供給進行控制的偏置控制信號，功率放大電路還具備：控制電路，與第2晶體管的集電極或漏極以及第3晶體管的基極或柵極連接，并根據基于參照信號的參照電流以及第2電流對偏置控制信號進行控制。
13.發明效果
14.根據本發明，能夠提供一種能夠使輸出功率的控制性提高的功率放大電路。
附圖說明
15.圖1是第1實施方式涉及的功率放大電路的示意性的電路圖。
16.圖2是第1實施方式涉及的功率放大電路的電路圖。
17.圖3是說明第1實施方式涉及的功率放大電路的動作的曲線圖。
18.圖4是說明第1實施方式涉及的功率放大電路的動作的曲線圖。
19.圖5是說明第1實施方式涉及的功率放大電路的動作的曲線圖。
20.圖6是第1實施方式涉及的基準電壓生成電路的另一個電路圖。
21.圖7是第2實施方式涉及的功率放大電路的示意性的電路圖。
22.圖8是第3實施方式涉及的功率放大電路的示意性的電路圖。
23.圖9是第4實施方式涉及的功率放大電路的示意性的電路圖。
24.附圖標記說明
25.10、10a、10b、10c：功率放大電路，101、102、103：晶體管，104：控制電路，105：控制電壓生成電路，106、106a：基準電壓生成電路，107：控制電流生成電路，800：偏置供給電路，801：開關。
具體實施方式
26.對第1實施方式進行說明。在圖1中示出了第1實施方式涉及的功率放大電路的示意性的電路圖。功率放大電路10具備晶體管101、102、103、控制電路104、控制電壓生成電路105、基準電壓生成電路106、以及控制電流生成電路107。
27.晶體管101(第1晶體管)的基極與輸入連接，集電極與輸出連接，發射極與接地連接。在基極被輸入輸入信號rfin以及偏置電流ib1。晶體管101將輸入信號rfin放大并從集電極輸出輸出信號rfout。在晶體管101的集電極流過電流i1(第1電流)。
28.晶體管102(第2晶體管)的基極與晶體管101的基極連接，集電極與控制電路104連接，發射極與接地連接。基于輸入信號rfin以及偏置電流ib1的電流i2(第2電流)流過晶體管102的集電極。根據晶體管101和晶體管102的特性的差異，電流i2例如成為電流i1的1/n倍的電流。電流i2成為對電流i1進行模擬的電流。
29.晶體管101、102例如由異質結雙極晶體管(hbt：heterojunction bipolar transistor)等雙極晶體管構成。另外，晶體管101、102也可以代替hbt而由mosfet(metal-oxide-semiconductor field-effect transistor，金屬氧化物半導體場效應晶體管)等場效應晶體管構成。在該情況下，只要將以下描述的集電極、基極、發射極分別改讀為漏極、柵極、源極即可。
30.晶體管103(第3晶體管)的柵極與控制電路104以及控制電壓生成電路105連接，源極與電源連接，漏極與電阻元件1031以及電阻元件1032連接。晶體管103例如為p溝道mosfet。晶體管103的漏極通過電阻元件1031與接地連接。此外，晶體管103的漏極通過電阻元件1032與晶體管101的基極以及晶體管102的基極連接。
31.晶體管103根據輸入到柵極的偏置電壓vb1，從漏極輸出偏置電流ib1。在此，偏置
控制信號可以包含偏置電流ib1。在本實施例的附圖中，圖示了偏置電流ib1。另外，在各實施方式中，所謂偏置控制信號，可以包含偏置電流本身以及用于控制偏置電流的信號。
32.晶體管103例如由mosfet等場效應晶體管構成。另外，晶體管103也可以由hbt構成。在該情況下，只要將漏極、柵極、源極分別改讀為集電極、基極、發射極即可。
33.控制電路104與晶體管102、晶體管103、以及控制電壓生成電路105連接。控制電路104為了控制功率放大電路10的動作而被供給參照信號vramp。控制電路104基于參照信號vramp以及電流12，將電壓v1輸出到控制電壓生成電路105以及晶體管103。控制電路104是進行如下控制的電路，即，若電流i2增加，則使電壓v1減少，并減小偏置電流ib1。在此，所謂使電壓v1減少，意味著使電壓v1變化，使得晶體管103的柵極電壓的絕對值減少。在晶體管103為p溝道mosfet的情況下，使柵極電壓的電壓值增加，在晶體管103為n溝道mosfet的情況下，使柵極電壓的電壓值減少。
34.控制電壓生成電路105與控制電路104、基準電壓生成電路106以及晶體管103連接。控制電壓生成電路105基于來自控制電路104的電壓v1(第1基準電壓)以及來自基準電壓生成電路106的基準電壓v3(第2基準電壓)來生成控制電壓v2。控制電壓生成電路105對晶體管103供給控制電壓v2。
35.基準電壓生成電路106與控制電壓生成電路105以及控制電流生成電路107連接。基準電壓生成電路106生成基準電壓v3，并供給到控制電壓生成電路105。基準電壓生成電路106基于來自控制電流生成電路107的控制電流icl，生成基準電壓v3。
36.基準電壓生成電路106在晶體管101的電流放大率由于功率放大電路10的外部環境的溫度變化等而發生了變化的情況下，生成與該變化相應的基準電壓v3。例如，若電流放大率增加，則基準電壓v3下降。更具體地，基準電壓v3與晶體管101的電流放大率成反比地變化。
37.控制電流生成電路107與基準電壓生成電路106以及功率放大電路10的電源連接。控制電流生成電路107從基準電壓生成電路106提取與供給到功率放大電路10的電源電壓的變化相應的控制電流ic1。例如，在電源電壓變動為增加的情況下，控制電流ic1變大。
38.對功率放大電路10的動作進行說明。
39.在功率放大電路10中，與輸入信號rfin以及偏置電流ib1相應地，在晶體管101的集電極流過電流i1。與電流i1相應地，在晶體管102的集電極流過電流i2。
40.例如，若電流i1增加，則電流i2增加。若電流i2增加，則控制電路104使電壓v1減少。若電壓v1減少，則施加于晶體管103的柵極的偏置電壓vb1減少。若偏置電壓vb1減少，則偏置電流ib1減少。由于偏置電流ib1減少，從而電流i1減少。由此，可抑制電流i1的增加。
41.因此，在晶體管101根據偏置電流ib1的大小而成為接通狀態的情況下，基于流過晶體管101的電流i1，偏置電流ib1變小。由此，在輸出信號rfout的輸出功率小的低輸出功率區域中，能夠抑制晶體管101根據偏置電流ib1的大小而成為接通狀態。
42.此外，功率放大電路10具有控制電壓生成電路105。控制電壓生成電路105進行動作，使得根據墓準電壓v3對晶體管103的柵極電壓進行控制。控制電壓生成電路105例如被基準電壓生成電路106供給與晶體管101的電流放大率相應的基準電壓v3。
43.例如，若晶體管101的電流放大率由于晶體管101的發熱等緣故而增加，則晶體管101的輸出功率比控制的目標值增加。對在該情況下通過控制電壓生成電路105以及基準電
壓生成電路106來進行功率放大電路10的輸出功率的控制的情況進行說明。
44.若晶體管101的電流放大率增加，則基準電壓生成電路106使基準電壓v3減少。控制電壓生成電路105基于電壓v1以及基準電壓v3來生成控制電壓v2。若基準電壓v3減少，則控制電壓生成電路105使控制電壓v2減少。所謂使控制電壓v2減少，意味著使控制電壓v2變化，使得晶體管103的柵極電壓的絕對值減少。
45.若控制電壓v2減少，則施加于晶體管103的柵極的偏置電壓vb1減少。若偏置電壓vb1減少，則偏置電流ib1減少。由于偏置電流ib1減少，從而電流i1減少。由此，可抑制電流i1的增加。因此，即使在晶體管101的電流放大率增加的情況下，通過抑制電流i1的增加，從而功率放大電路10的輸出功率也會被適當地控制，使得不會過度增加。
46.此外，功率放大電路10具有控制電流生成電路107。控制電流生成電路107進行與供給到功率放大電路10的電源電壓v的變動相應的控制。例如，若電源電壓v增加，則晶體管103輸出的偏置電流ib1增加。因此，電源電壓v的增加使晶體管101的輸出功率增加。因為這不是基于參照信號vramp的控制，所以需要適當地進行補償。
47.關于控制電流生成電路107，控制電流生成電路107也被供給電源電壓v(未圖示)。控制電流生成電路107在電源電壓v變動為增加了的情況下，從基準電壓生成電路106向控制電流生成電路107提取控制電流ic1。若被提取控制電流ic1，則基準電壓生成電路106使基準電壓v3減少。若基準電壓v3減少，則控制電壓生成電路105使控制電壓v2減少。因此，與上述的情況同樣地，其結果是，電流i1減少。由此，對由電源電壓v的增加造成的、晶體管101的輸出功率的增加進行補償，可適當地控制功率放大電路10的輸出功率。
48.參照圖2，對功率放大電路10的電路的細節進行說明。在圖2中，具體地示出了控制電路104、控制電壓生成電路105、基準電壓生成電路106、控制電流生成電路107的各部分的電路。
49.控制電路104具備晶體管1041、電阻元件1042、1043、晶體管10441、10442、v/i變換電路1045、誤差放大器1046、電阻元件10461、10462、1047、以及電容器1048。
50.晶體管1041在源極被供給電源電壓，柵極和漏極進行二極管連接。晶體管1041的漏極通過電阻元件1042與晶體管10441的漏極連接。此外，晶體管1041的漏極通過電阻元件1043與晶體管102的集電極連接。晶體管1041為p溝道mosfet。
51.電阻元件1042、1043產生與來自晶體管1041的輸出電流相應的給定的電壓降。電阻元件1042產生與參照電流i3相應的電壓降，電阻元件1043產生與電流i2相應的電壓降。
52.晶體管10441、10442是進行了電流鏡連接的晶體管。晶體管10441、10442是n溝道mosfet。晶體管10442與v/i變換電路1045連接。
53.v/i變換電路1045被輸入參照信號vramp。v/i變換電路1045將與參照信號vramp相應的電流供給到晶體管10442。流過晶體管10442的電流被晶體管10441鏡像而成為參照電流i3。
54.誤差放大器1046的反相輸入端子通過電阻元件10462與電阻元件1042連接。誤差放大器1046的同相輸入端子連接在電阻元件1043與晶體管102的集電極之間。在誤差放大器1046的輸出端子和反相輸入端子之間設置有電阻元件10461。誤差放大器1046的輸出端子通過電阻元件1047與晶體管103的柵極連接。
55.例如，設電流i2增加，由電阻元件1043造成的電壓降變大，結果誤差放大器1046的
兩個輸入端子的差分增加。在該情況下，誤差放大器1046進行動作，使得輸出端子的電壓變低。其結果是，供給到晶體管103的電壓v1減少。
56.控制電壓生成電路105具備差動放大器1051、晶體管1052、電阻元件1053、以及晶體管1054。
57.差動放大器1051的反相輸入端子與晶體管1052的漏極連接，同相輸入端子與差動放大器1068的輸出端子連接。差動放大器1051的輸出端子與晶體管1054的柵極連接。晶體管1052、1054為p溝道mosfet。
58.晶體管1052的柵極與晶體管103的柵極并聯地連接。晶體管1052的柵極從控制電路104被供給電壓v1。晶體管1052從漏極輸出與電壓v1相應的電流。由該電流以及電阻元件1053決定差動放大器1051的反相輸入端子的電壓。換言之，差動放大器1051的反相輸入端子被供給與電壓v1相應的電壓。
59.晶體管1054的源極與電源連接，漏極與晶體管103的柵極連接。晶體管1054對晶體管103的柵極供給控制電壓v2。
60.例如，在電壓v1為在某種程度上固定的值且同相輸入端子的電壓變動為減少的情況下，差動放大器1051進行動作，使得輸出端子的電壓變低。其結果是，供給到晶體管1054的電壓減少。若晶體管1054的柵極電壓減少，則晶體管1054輸出的控制電壓v2減少。
61.基準電壓生成電路106具備晶體管1061、晶體管10621、10622、電阻元件1063、晶體管1064、晶體管10651、10652、電流源1066、電阻元件1067、差動放大器1068、電阻元件10681、10682、以及電阻元件10691。
62.晶體管1061(第4晶體管)的基極與晶體管1064的漏極連接，集電極與晶體管10621的漏極連接，發射極與接地連接。
63.晶體管1061是具有與晶體管101同樣的溫度特性的元件。在晶體管101為fet等的情況下，晶體管1061的元件也可被成為與晶體管101同樣的特性的元件適當地置換。在晶體管1061的集電極流過與輸入到基極的電流i4(第3電流)相應的電流i5(第4電流)。
64.晶體管10621、10622為進行了電流鏡連接的晶體管。晶體管10622的漏極通過電阻元件1063與接地連接。此外，晶體管10622的漏極通過電阻元件10682與差動放大器1068的反相輸入端子連接。晶體管10621、10622為p溝道mosfet。通過晶體管10621、10622，電流i5被鏡像并流向電阻元件1063。差動放大器1068的反相輸入端子的電壓v4(第3基準電壓)根據電流i5而決定。
65.晶體管1064的柵極與電流源1066連接，漏極與晶體管1061的基極連接。晶體管1064根據來自電流源1066的電流對晶體管1061供給電流14。
66.晶體管10651、10652是進行了電流鏡連接的晶體管。晶體管10651的漏極與電流源1066連接。晶體管10652的漏極通過電阻元件1067與接地連接。此外，晶體管10652的漏極與差動放大器1068的同相輸入端子連接。晶體管10651、10652是p溝道mosfet。通過晶體管10651、10652，來自電流源1066的電流被鏡像。基于被鏡像的電流，在電阻元件1067流過電流16。根據電阻元件1067中的電壓降，決定差動放大器1068的同相輸入端子的電壓。
67.差動放大器1068輸出與同相輸入端子的電壓和反相輸入端子的電壓之差相應的電壓。差動放大器1068的輸出端子與差動放大器1051的同相輸入端子連接，對差動放大器1051的同相輸入端子供給基準電壓v3。
68.例如，設電流i5增加，由電阻元件1063造成的、差動放大器1068的反相輸入端子處的電壓變換值變大，結果差動放大器1068的兩個輸入端子的差分增加。在該情況下，差動放大器1068進行動作，使得輸出端子的電壓變低，其結果是，基準電壓v3減少。
69.控制電流生成電路107具備差動放大器1071、電阻元件1072、1073、晶體管1074、電阻元件1075、晶體管1076、晶體管10771、10772。
70.差動放大器1071在同相輸入端子被供給由電阻元件1072以及電阻元件1073進行了分壓的電壓。同相輸入端子的電壓值根據電源電壓的變動而變化。差動放大器1071的輸出端子與晶體管1074的柵極連接。由晶體管1074生成的電壓被輸入到差動放大器1071的反相輸入端子。
71.差動放大器1071的輸出端子與晶體管1076的柵極連接。晶體管1076與進行了電流鏡連接的晶體管10771以及晶體管10772連接。晶體管10772的漏極連接在晶體管10652的漏極與電阻元件1067之間。晶體管1076將與差動放大器1071的輸出電壓相應的電流供給到晶體管10771。與差動放大器1071的輸出電壓相應的電流被晶體管10771、10772鏡像。被鏡像的電流作為控制電流ic1而流到晶體管10772。
72.控制電流生成電路107作為檢測電源電壓的變動的電路而發揮功能。若電源電壓增加，則控制電流ic1增加。若控制電流ic1增加，則基準電壓生成電路106中的電流i6減少。由于電流i6的減少，基準電壓v3減少。
73.參照圖3至圖5，對功率放大電路10中的輸出功率的控制性的提高進行說明。圖3是分別示出在功率放大電路10中使參照信號vramp變化時的輸出功率pout[dbm]和晶體管101的集電極電流icc[a]的變化的曲線圖。在圖3中，對產生了晶體管101的電流放大率的變動的情況下的功率放大電路10中的輸出功率的控制性的提高進行說明。
[0074]
在圖3中，用實線示出輸出功率p1以及集電極電流iccl，用點線示出輸出功率p2以及集電極電流icc2。輸出功率p1以及集電極電流iccl是晶體管101的電流放大率比基準值小30％的情況下的值。輸出功率p2以及集電極電流icc2是晶體管101的電流放大率比基準值大30％的情況下的結果。
[0075]
在該情況下，示出輸出功率p1以及輸出功率p2均在電壓范圍vr1內平滑地增加至作為目標的35dbm附近。這是由于基于控制電路104進行的反饋控制。若是不進行基于控制電路104的控制，則在該情況下，輸出功率pout變動而成為比圖3的情況大的值，輸出電壓不會平滑地增加。對于集電極電流iccl以及集電極電流icc2也是同樣的。
[0076]
此外，示出輸出功率p1以及輸出功率p2均在電壓范圍vr2內穩定地成為作為目標的35dbm附近的值。這是因為，在由電流放大率的差異造成的影響變大的高輸出區域中，可通過控制電壓生成電路105、基準電壓生成電路106來補償電流放大率的差異。若是不進行基于控制電壓生成電路105、基準電壓生成電路106的控制，則在該情況下，pout變動而成為比圖3的情況大的值。對于集電極電流icc1以及集電極電流icc2也是同樣的。
[0077]
圖4是與圖3同樣的曲線圖。在圖4中，對如下情況下的功率放大電路10中的輸出功率的控制性的提高進行說明，該情況是，產生晶體管101的外部的環境溫度的變化，從而晶體管101的放大特性變化。
[0078]
在圖4中，用實線示出輸出功率p3以及集電極電流icc3，用點線示出輸出功率p4以及集電極電流icc4。輸出功率p3以及集電極電流icc3是晶體管101的環境溫度比基準值低
30℃的情況下的值。輸出功率p4以及集電極電流icc4是晶體管101的環境溫度比基準值高85℃的情況下的結果。
[0079]
在該情況下，也與圖3同樣地，示出輸出功率p3以及輸出功率p4均在電壓范圍vr3內平滑地增加至作為目標的35dbm附近。對于集電極電流icc3以及集電極電流icc4也是同樣的。
[0080]
此外，與圖3同樣地，示出輸出功率p3以及輸出功率p4均在電壓范圍vr4內穩定地成為作為目標的35dbm附近的值。這是因為，在由環境溫度的差異造成的影響變大的高輸出區域中，可通過控制電壓生成電路105、基準電壓生成電路106來補償環境溫度的差異。對于集電極電流icc3以及集電極電流icc4也是同樣的。
[0081]
圖5是與圖3同樣的曲線圖。在圖5中，對供給到功率放大電路10的電源電壓變化的情況下的功率放大電路10中的輸出功率的控制性的提高進行說明。
[0082]
在圖5中，用實線示出輸出功率p5以及集電極電流icc5，用點線示出輸出功率p6以及集電極電流icc6。輸出功率p5以及集電極電流icc5是功率放大電路10的電源電壓為3.5v的情況下的值。輸出功率p6以及集電極電流icc6是功率放大電路10的電源電壓為4.5v的情況下的結果。
[0083]
在該情況下，也與圖3同樣地，示出輸出功率p5以及輸出功率p6均在電壓范圍vr5內平滑地增加至作為目標的35dbm附近。對于集電極電流icc5以及集電極電流icc6也是同樣的。
[0084]
此外，與圖3同樣地，示出輸出功率p5以及輸出功率p6均在電壓范圍vr6內穩定地成為作為目標的35dbm附近的值。這是因為，在由電源電壓的差異造成的影響變大的高輸出區域中，除了控制電壓生成電路105、基準電壓生成電路106以外，還可通過控制電流生成電路107來補償電源電壓的差異，控制電流生成電路107生成基于電源電壓的控制電流ic1。對于集電極電流icc5以及集電極電流icc6也是同樣的。
[0085]
在圖6中，作為基準電壓生成電路106的另一個例子而示出基準電壓生成電路106a。
[0086]
基準電壓生成電路106a具備晶體管6011、6012、跨阻抗放大器602、電阻元件603以及電壓源604。晶體管10621產生對供給到晶體管1061的基極的電流i5乘以晶體管1061的給定的電流放大率的電流i4。電流i4被晶體管10622鏡像。在基準電壓生成電路106a中，對跨阻抗放大器602的反相輸入端子輸入由晶體管1061以及晶體管10621、10622產生的電流i4和電流i4被晶體管6011鏡像的電流i7的差分的電流。
[0087]
在晶體管1061的電流放大率變化為變大的情況下，電流i4增加。由此，流到跨阻抗放大器602的電流增加。由電阻元件603造成的電壓降增加。跨阻抗放大器602進行動作，使得輸出端子的電壓變低，從而使反相輸入端子處的電壓與同相輸入端子處的電壓變得相同。也就是說，基準電壓v3減少。能夠通過基準電壓生成電路106a的結構來置換基準電壓生成電路106。
[0088]
對第2實施方式進行說明。在第2實施方式以后，省略關于與第1實施方式共同的事項的記述，僅對不同點進行說明。特別是，關于基于同樣的結構的同樣的作用效果，將不在每個實施方式中逐次提及。
[0089]
在圖7示出第2實施方式涉及的功率放大電路10a的示意性的電路圖。功率放大電
路10a與功率放大電路10的不同點在于，在晶體管103與電阻元件1032之間設置有偏置電路701。
[0090]
在功率放大電路10a中，晶體管103對偏置電路701輸出偏置控制信號ic2。偏置電路701基于偏置控制信號ic2，對晶體管101、102供給偏置電流ib2。在功率放大電路10a中，也與功率放大電路10同樣地，能夠使用控制電路104、控制電壓生成電路105、基準電壓生成電路106、控制電流生成電路107來提高輸出功率的控制性。
[0091]
對第3實施方式進行說明。在圖8示出第3實施方式涉及的功率放大電路10b的示意性的電路圖。功率放大電路10b與功率放大電路10的不同點在于，具有偏置供給電路800以及開關801。
[0092]
開關801的輸入分別與晶體管103以及晶體管8022連接，輸出與電阻元件1032連接。
[0093]
偏置供給電路800是具有晶體管8021、8022以及電流源803的一般的偏置電路，輸出給定的偏置電流ib3。在功率放大電路10b中，根據輸入到開關801的控制信號，供給到晶體管101的偏置電流被切換為偏置電流ib1(第1偏置電流)或偏置電流ib3(第2偏置電流)。功率放大電路10b通過設為能夠供給給定的偏置電流，從而能夠進一步進行利用了如下的方法的輸出功率的控制，該方法使晶體管101的增益固定，并使去往晶體管101的輸入信號rfin的功率變化。
[0094]
對第4實施方式進行說明。在圖9示出第4實施方式涉及的功率放大電路10c的示意性的電路圖。功率放大電路10c是在功率放大電路10a中進一步設置了放大器901、902、偏置電路903、904、開關905、906、907的結構。放大器901、902將輸入信號階段性地放大。偏置電路903、904對放大器901、902分別供給偏置電流ib2、ib3。
[0095]
開關905、906、907通過外部的控制信號進行控制，在功率放大電路10c進行動作時成為接通狀態。晶體管103根據流過晶體管101的集電極的電流i1進行控制。來自晶體管103的偏置控制信號ic3除了供給到偏置電路701以外，還供給到偏置電路903、904。偏置電路903、904根據偏置控制信號ic3輸出偏置電流ib2、ib3。通過功率放大電路10c，也能夠使輸出功率的控制性提高。
[0096]
以上，對本發明的例示性的實施方式進行了說明。另外，在上述實施方式各自中，各電路例如也可以使用bi-cmos工藝設置在一個芯片上。或者，各電路也可以根據所使用的晶體管而設置于多個芯片。
[0097]
功率放大電路10具有：晶體管101，在基極被供給偏置電流ib1，將輸入信號rfin放大并輸出電流i1；晶體管102，基極與晶體管101的基極連接，在集電極被輸入與電流i1相應的電流i2；以及晶體管103，輸出對偏置電流ib1的供給進行控制的偏置控制信號，功率放大電路10還具備：控制電路104，與晶體管102的集電極以及晶體管103的柵極連接，根據基于參照信號vramp的參照電流i3以及電流i2，對偏置控制信號進行控制。
[0098]
由此，流過晶體管101的集電極的電流i1的增加被晶體管102以及控制電路104檢測。控制電路104根據電流i1的變動對偏置控制信號進行控制，由此能夠抑制電流i1的變動。因此，功率放大電路10中的輸出功率的控制性提高。
[0099]
此外，功率放大電路10還具備控制電壓生成電路105，控制電壓生成電路105與晶體管103的柵極連接，根據基于偏置電流ib1的電壓v1和與晶體管101的動作相應的基準電
壓v3，將控制電壓v2供給到晶體管103的柵極。由此，根據晶體管101的動作，基于基準電壓v3變化后的結果，供給控制電壓v2。控制電壓v2被供給到晶體管103的柵極，由此控制偏置控制信號。由此，能夠抑制電流i1的變動。因此，功率放大電路10中的輸出功率的控制性提高。
[0100]
此外，功率放大電路10還具備基準電壓生成電路106，基準電壓生成電路106與控制電壓生成電路105連接，并具有晶體管1061，晶體管1061在基極被供給電流i4，并基于電流i4從集電極輸出與晶體管101的電流放大率的變動相應的電流i5，基準電壓生成電路106基于與電流i5相應的電壓，生成基準電壓v3，并將基準電壓v3供給到控制電壓生成電路105。
[0101]
通過晶體管1061，能夠得到與晶體管101的電流放大率的變動相應的電流i5。基準電壓生成電路106基于電流i5生成基準電壓v3。根據基準電壓v3對控制電壓v2進行控制，從而能夠抑制電流i1的變動。因此，功率放大電路10中的輸出功率的控制性提高。
[0102]
此外，功率放大電路10還具備控制電流生成電路107，控制電流生成電路107與基準電壓生成電路106連接，基于電源電壓v的變動而生成控制電流ic1，并將控制電流icl供給到基準電壓生成電路106，基準電壓生成電路106基于與電流i5相應的電壓以及控制電流來生成基準電壓v3。
[0103]
由此，能夠在基準電壓v3的生成中考慮電源電壓v的變動的影響。根據基準電壓v3對控制電壓v2進行控制，從而能夠抑制電流i1的變動。因此，功率放大電路10中的輸出功率的控制性提高。
[0104]
此外，功率放大電路10b還具備：偏置供給電路800，對晶體管101以及晶體管102供給偏置電流；以及開關801，與晶體管103以及偏置供給電路800連接，對晶體管101和晶體管103或偏置供給電路800的連接進行切換。
[0105]
功率放大電路10b能夠通過開關801的切換來選擇性地進行利用了使去往晶體管101的輸入信號rfin的功率變化的方法的輸出功率的控制、和利用了使晶體管101的增益變化的方法的輸出功率的控制。
[0106]
另外，以上說明的各實施方式用于使本發明容易理解，并非用于對本發明進行限定解釋。本發明能夠在不脫離其主旨的情況下進行變更/改良，并且本發明還包含其等價物。即，本領域技術人員對各實施方式適當地施加了設計變更的實施方式，只要具備本發明的特征，就也包含于本發明的范圍。例如，各實施方式具備的各要素及其配置、材料、條件、形狀、尺寸等并非限定于例示的各要素及其配置、材料、條件、形狀、尺寸，能夠適當地進行變更。此外，各實施方式為例示，能夠進行在不同的實施方式中示出的結構的部分置換或組合，這是不言而喻的，它們只要包含本發明的特征，就也包含于本發明的范圍。
技術特征：
1.一種功率放大電路，具有：第1晶體管，在基極或柵極被供給偏置電流，將輸入信號放大并輸出第1電流；第2晶體管，基極或柵極與所述第1晶體管的基極或柵極連接，在集電極或漏極被供給與所述第1電流相應的第2電流；以及第3晶體管，輸出對所述偏置電流的供給進行控制的偏置控制信號，所述功率放大電路還具備：控制電路，與所述第2晶體管的集電極或漏極以及所述第3晶體管的基極或柵極連接，并根據基于參照信號的參照電流以及所述第2電流對所述偏置控制信號進行控制。2.根據權利要求1所述的功率放大電路，其中，還具備：控制電壓生成電路，與所述第3晶體管的基極或柵極連接，并根據基于所述偏置電流的第1基準電壓和與所述第1晶體管的動作相應的第2基準電壓，對所述第3晶體管的基極或柵極供給控制電壓。3.根據權利要求2所述的功率放大電路，其中，還具備：基準電壓生成電路，與所述控制電壓生成電路連接，并具有第4晶體管，所述第4晶體管在基極或柵極被供給第3電流，并基于所述第3電流從集電極或漏極輸出與所述第1晶體管的電流放大率的變動相應的第4電流，所述基準電壓生成電路基于與所述第4電流相應的第3基準電壓，生成所述第2基準電壓，并將所述第2基準電壓供給到所述控制電壓生成電路。4.根據權利要求3所述的功率放大電路，其中，還具備：控制電流生成電路，與所述基準電壓生成電路連接，基于電源電壓的變動而生成控制電流，并將所述控制電流供給到所述基準電壓生成電路，所述基準電壓生成電路基于所述第3基準電壓以及所述控制電流生成所述第2基準電壓。5.根據權利要求1至4中的任一項所述的功率放大電路，其中，所述偏置電流是第1偏置電流，所述功率放大電路還具備：偏置供給電路，對所述第1晶體管以及所述第2晶體管供給第2偏置電流；以及開關，與所述第3晶體管以及所述偏置供給電路連接，對所述第1晶體管和所述第3晶體管或所述偏置供給電路的連接進行切換。
技術總結
本發明提供一種能夠提高輸出功率的控制性的功率放大電路。功率放大電路(10)具有：晶體管(101)，在基極被供給偏置電流(IB1)，將輸入信號(RFin)放大并輸出電流(I1)；晶體管(102)，基極與晶體管(101)的基極連接，在集電極被輸入與電流(I1)相應的電流(I2)；以及晶體管(103)，輸出對偏置電流(IB1)的供給進行控制的偏置控制信號，功率放大電路(10)還具備：控制電路(104)，與晶體管(102)的集電極以及晶體管(103)的柵極連接，并根據基于參照信號(Vramp)的參照電流(I3)以及電流(I2)對偏置控制信號進行控制。制信號進行控制。制信號進行控制。
