一種支持高功率模式的射頻開關電路、芯片及其電子設備的制作方法
1.本發明涉及一種支持高功率模式的射頻開關電路，同時也涉及包括該射頻開關電路的芯片及相應的電子設備，屬于射頻電路技術領域。
背景技術：
2.在通信技術領域中，射頻開關電路作為射頻前端模塊中的重要組成部分之一，其作用是準確切換和控制射頻信號的傳輸路徑，選通相應的射頻通路，在無線通信系統共用天線的情況下，實現射頻信號的接收/發射。
3.通常，第五代(5g)通信系統對于射頻開關電路的性能指標要求，是具有更大的功率輸出能力(即支持高功率模式)、更高的隔離度、更好的線性度以及更低的插入損耗，同時希望射頻開關電路具有較小的芯片尺寸和較低的生產成本。在現有技術中，提高射頻開關電路的功率輸出能力的方法一般為晶體管堆疊法。在該方法中，射頻開關電路由多個開關晶體管單元串聯形成。其典型電路如圖1所示，射頻開關電路由開關晶體管m1、m2
……
及mn(n為正整數，并且n≥3)串聯形成，其中，開關晶體管m1的漏極連接射頻開關電路的信號輸入端rfin，開關晶體管mn的源極連接射頻開關電路的信號輸出端rfout。柵極偏置電壓vg通過各柵極偏置電阻rg分別與各開關晶體管的柵極連接，體極偏置電壓vb通過各體極偏置電阻rb分別與各開關晶體管的體極連接，各開關晶體管的漏極與源極之間分別并聯一個通路電阻rds。該射頻開關電路雖然可以提高功率輸出能力，但仍然存在兩方面的問題：一方面，射頻開關電路的電壓擺幅(voltage swing)在開關晶體管層疊鏈中的分布不均勻，從而導致射頻開關電路的功率輸出能力的提高受到限制；另一方面，射頻開關電路中堆疊的開關晶體管的數量增加會造成插入損耗的增大，以及射頻開關電路所占用芯片面積的增加。
4.在申請號為201510579440.1的中國專利申請中，公開了一種射頻開關體偏置電路，其特點是層疊開關管體端通過二極管進行偏置后短接柵端。該技術方案可以改善高功率信號電壓在層疊開關管源體及漏體pn結間自舉耦合效應，從而改善天線開關高功率線性度。另外，在國際公布號為wo2020/125816a1的pct申請中，公開了一種射頻開關電路。該射頻開關電路通過在第一端口和第二端口之間設置至少一個開關單元形成的開關鏈路，將每個開關單元分別連接第一偏置電路和第二偏置電路，并進一步調整各開關單元的mos晶體管之間的寄生電容和第三電容的比值、各開關單元的mos晶體管的尺寸以及和第三電容的比值，可以改善開關鏈路上電壓分布的均勻性，提高射頻開關電路的整體耐壓能力。
技術實現要素：
5.本發明所要解決的首要技術問題在于提供一種支持高功率模式的射頻開關電路。
6.本發明所要解決的另一技術問題在于提供一種包括上述射頻開關電路的芯片及相應的電子設備。
7.為了實現上述目的，本發明采用下述的技術方案：
8.根據本發明實施例的第一方面，提供一種支持高功率模式的射頻開關電路，由多
級開關晶體管單元串聯組成；每級開關晶體管單元均包括第一晶體管、第二晶體管、第三晶體管，以及柵極偏置電阻和通路電阻；其中，
9.所述第一晶體管的柵極與所述柵極偏置電阻連接，所述柵極偏置電阻的另一端連接柵極偏置電壓；所述第一晶體管的漏極與前一級開關晶體管單元中的第一晶體管的源極連接，所述第一晶體管的源極與后一級開關晶體管單元中的第一晶體管的漏極連接；
10.所述通路電阻的兩端分別與所述第一晶體管的漏極和源極連接，所述第一晶體管的體極分別與所述第二晶體管的源極、所述第三晶體管的源極連接；所述第二晶體管的柵極與所述第一晶體管的源極連接，所述第三晶體管的柵極與所述第一晶體管的漏極連接。
11.其中較優地，所述第二晶體管的漏極與第二電阻連接，所述第二電阻的另一端與前一級開關晶體管單元中的第一晶體管的柵極連接；
12.所述第三晶體管的漏極與第三電阻連接，所述第三電阻的另一端與后一級開關晶體管單元中的第一晶體管的柵極連接。
13.其中較優地，所述第一晶體管的柵極分別與后一級開關晶體管單元中的第二電阻以及前一級開關晶體管單元中的第三電阻連接。
14.其中較優地，在多級開關晶體管單元的首級中還包括第五電阻和第一電容；
15.所述第五電阻的一端與該級開關晶體管單元中的第一晶體管的柵極連接，另一端與所述第一電容連接；
16.所述第一電容的另一端連接所述第一晶體管的漏極。
17.其中較優地，所述第一晶體管的漏極與射頻開關電路的信號輸入端連接。
18.其中較優地，在多級開關晶體管單元的末級中還包括第六電阻和第二電容；
19.所述第六電阻的一端與該級開關晶體管單元中的第一晶體管的柵極連接，另一端與所述第二電容連接；
20.所述第二電容的另一端連接所述第一晶體管的源極。
21.其中較優地，所述第一晶體管的源極與射頻開關電路的信號輸出端連接。
22.其中較優地，每級開關晶體管單元中的所述柵極偏置電阻依次相互串聯后，再與所述柵極偏置電壓連接。
23.根據本發明實施例的第二方面，提供一種射頻開關芯片，該射頻開關芯片中包括有上述的射頻開關電路。
24.根據本發明實施例的第三方面，提供一種電子設備，該電子設備中包括有上述的射頻開關電路。
25.在本發明所提供的支持高功率模式的射頻開關電路中，一方面各級開關晶體管的柵極采用電阻結構與柵極偏置電壓連接的技術方案。另一方面，各級開關晶體管的體極采用由開關晶體管和電阻組成偏置電路，并且，該偏置電路的末端與開關晶體管的柵極連接的技術方案，有效地改善了電壓擺幅在各級開關晶體管層疊鏈中分布不均勻的現象，從而使得射頻開關電路的非線性問題得到改善，插入損耗減小，功率輸出能力得到明顯提高。因此，本發明所提供的支持高功率模式的射頻開關電路具有結構設計巧妙、生產成本較低，芯片尺寸較小，以及工作性能優異等有益效果。
附圖說明
26.圖1為現有技術中，一個典型的射頻開關電路的電路原理圖；
27.圖2為本發明的第一實施例中，射頻開關電路的電路原理圖；
28.圖3為本發明的第二實施例中，射頻開關電路的電路原理圖；
29.圖4為本發明中，射頻開關電路的二階諧波的仿真測試對比圖；
30.圖5為本發明中，射頻開關電路的三階諧波的仿真測試對比圖；
31.圖6為本發明中，射頻開關電路的插入損耗的仿真測試對比圖；
32.圖7為本發明中，射頻開關電路的隔離度的仿真測試對比圖；
33.圖8為采用本發明提供的射頻開關電路的電子設備的示意圖。
具體實施方式
34.下面結合附圖和具體實施例對本發明的技術方案做進一步的詳細說明。
35.前已述及，當圖1所示的現有射頻開關電路處于關斷狀態時，由于元器件性能差異及電路結構等方面的原因，串聯的各級晶體管的源極和漏極之間的電壓差往往會出現分布不均勻的現象，并且隨著輸入射頻信號的功率的增加，各級晶體管的漏極或源極與體極之間的電壓差會逐漸增加。
36.具體地說，一方面，當晶體管的漏極電壓vd升高，開始大于0并且達到一定值時，會造成漏極與體極之間的反向pn結產生直流電流，該直流電流會在體極偏置電阻rb上產生電壓降，從而提高了體極電壓vb。當晶體管的體極與源極之間的電壓差升高并且達到一定值后，會將體極與源極之間的pn結導通，從而使得射頻開關電路急劇產生大量諧波，形成嚴重的非線性問題，嚴重降低射頻開關電路的功率輸出能力。
37.另一方面，當晶體管的漏極電壓vd降低，開始小于0并且達到一定值時，會造成源極與體極之間的反向pn結產生直流電流。該直流電流會在體極偏置電阻rb上產生電壓降，從而提高了體極電壓vb。當晶體管的體極與漏極之間的電壓差升高達到一定值后，會將體極與漏極之間的pn結導通，從而使得射頻開關電路急劇產生大量諧波，也形成嚴重的非線性問題，嚴重降低射頻開關電路的功率輸出能力。
38.由此可見，圖1所示的采用晶體管堆疊法的射頻開關電路，由于射頻開關電路的電壓擺幅在開關晶體管層疊鏈中的分布不均勻，從而導致射頻開關電路的非線性問題增加，功率輸出能力降低。
39.為了解決上述射頻開關電路所存在的問題，如圖2所示，本發明實施例提供了一種支持高功率模式的射頻開關電路。該射頻開關電路由n級(n為正整數，并且n≥3)開關晶體管單元串聯組成，包括第一級開關晶體管單元(即首級開關晶體管單元，圖2中所示為第1單元)、n－2個中間級開關晶體管單元(圖2中所示為第2單元、第3單元
……
第i單元，其中i為大于1、小于n的正整數)和第n級開關晶體管單元(即末級開關晶體管單元，圖2中所示為第n單元)。其中，第一級開關晶體管單元的輸入端與射頻開關電路的信號輸入端rfin連接，第一級開關晶體管單元的輸出端與n－2個中間級開關晶體管單元中的首級單元的輸入端連接。在n－2個中間級開關晶體管單元中，各個單元之間相互串聯，
……
依此類推。第n－1個中間級開關晶體管單元的輸出端與第n級(即末級)開關晶體管單元的輸入端連接，第n級開關晶體管單元的輸出端與射頻開關電路的信號輸出端rfout連接。其中，本發明各實施例中
所說的晶體管優選為nmos晶體管，但也可以是pmos晶體管。
40.如圖2所示，在本發明的第一實施例中，第一級開關晶體管單元包括第一晶體管m1、第二晶體管m1a、第三晶體管m1b，以及第一電阻rg1(作為柵極偏置電阻)、第二電阻r1a、第三電阻r1b、第四電阻rds1(作為通路電阻)和第五電阻r1，以及第一電容c1。其中，第一晶體管m1的柵極一方面分別與第一電阻rg1、第五電阻r1連接，另一方面與后一級開關晶體管單元(即中間級開關晶體管單元中的第1個)中的第二電阻r2a連接。第一電阻rg1的另一端與柵極偏置電壓vg連接，第五電阻r1的另一端與第一電容c1及第二電阻r1a連接。第一晶體管m1的漏極與射頻開關電路的信號輸入端rfin以及第一電容c1的另一端連接。第一晶體管m1的源極與后一級開關晶體管單元(即中間級開關晶體管單元中的第1個)中的第一晶體管m2的漏極連接。第四電阻rds1的兩端分別與第一晶體管m1的漏極和源極連接。第一晶體管m1的體極分別與第二晶體管m1a的源極、第三晶體管m1b的源極連接。第二晶體管m1a的柵極與第一晶體管m1的源極連接，第三晶體管m1b的柵極與第一晶體管m1的漏極連接。第二晶體管m1a的漏極與第二電阻r1a的另一端連接，第三晶體管m1b的漏極與第三電阻r1b連接，第三電阻r1b的另一端與第1個中間級開關晶體管單元中的第一晶體管m2的柵極連接。
41.其中，第一晶體管m1的體極通過第二晶體管m1a以及第二電阻r1a、第一電容c1；第三晶體管m1b以及第三電阻r1b組成的兩個通路，分別連接至射頻開關電路的信號輸入端rfin，以及第1個中間級開關晶體管單元中的第一晶體管m2的柵極。另外，第一晶體管m1的體極也通過第二晶體管m1a以及第二電阻r1a、第五電阻r1組成的通路，連接至第一晶體管m1的柵極。
42.如圖2所示，在本發明的第一實施例中，由于n－2個中間級開關晶體管單元的電路結構均相同，因此，這里以第i個(i為大于1、小于n的正整數)中間級開關晶體管單元為例進行具體說明。第i個中間級開關晶體管單元包括第一晶體管mi、第二晶體管mia、第三晶體管mib，以及第一電阻rgi(作為柵極偏置電阻)、第二電阻ria、第三電阻rib和第四電阻rdsi(作為通路電阻)。其中，第一晶體管mi的柵極一方面與第一電阻rgi連接，另一方面分別與后一級(即第i+1級)開關晶體管單元中的第二電阻r
(i+1)
a以及前一級(即第i-1級)開關晶體管單元中的第三電阻r
(i-1)
b連接。第一電阻rgi的另一端與柵極偏置電壓vg連接。第一晶體管mi的漏極與前一級(即第i-1級)開關晶體管單元中的第一晶體管m
(i-1)
的源極連接。第一晶體管mi的源極與后一級(即第i+1級)開關晶體管單元中的第一晶體管m
(i+1)
的漏極連接。第四電阻rdsi的兩端分別與第一晶體管mi的漏極和源極連接。第一晶體管mi的體極分別與第二晶體管mia的源極、第三晶體管mib的源極連接。第二晶體管mia的柵極與第一晶體管mi的源極連接，第三晶體管mib的柵極與第一晶體管mi的漏極連接。第二晶體管mia的漏極與第二電阻ria連接，第二電阻ria的另一端與前一級(即第i-1級)開關晶體管單元中的第一晶體管m
(i-1)
的柵極連接。第三晶體管mib的漏極與第三電阻rib連接，第三電阻rib的另一端與后一級(即第i+1級)開關晶體管單元中的第一晶體管m
(i+1)
的柵極連接。
43.其中，第一晶體管mi的體極通過第二晶體管mia以及第二電阻ria、第三晶體管mib以及第三電阻rib組成的兩個通路，分別連接至前一級(即第i-1級)開關晶體管單元中的第一晶體管m
(i-1)
的柵極，以及后一級(即第i+1級)開關晶體管單元中的第一晶體管m
(i+1)
的柵極。
44.如圖2所示，在本發明的第一實施例中，第n級(末級)開關晶體管單元包括第一晶
體管mn、第二晶體管mna、第三晶體管mnb，以及第一電阻rgn(作為柵極偏置電阻)、第二電阻rna、第三電阻rnb、第四電阻rdsn(作為通路電阻)和第六電阻r2，以及第二電容c2。其中，第一晶體管mn的柵極一方面分別與第一電阻rgn、第六電阻r2連接，另一方面與前一級(即第n－1級)開關晶體管單元中的第三電阻r
(n－1)
b連接。第一電阻rgn的另一端與柵極偏置電壓vg連接。第六電阻r2的另一端與第二電容c2及第三電阻rnb連接。第一晶體管mn的漏極與前一級(即第n－1級)開關晶體管單元中的第一晶體管m
(n－1)
的源極連接。第一晶體管mn的源極與射頻開關電路的信號輸出端rfout以及第二電容c2的另一端連接。第四電阻rdsn的兩端分別與第一晶體管mn的漏極和源極連接。第一晶體管mn的體極分別與第二晶體管mna的源極、第三晶體管mnb的源極連接。第二晶體管mna的柵極與第一晶體管mn的源極連接，第三晶體管mnb的柵極與第一晶體管mn的漏極連接。第二晶體管mna的漏極與第二電阻rna連接，第二電阻rna的另一端與前一級(即第n－1級)開關晶體管單元中的第一晶體管m
(n－1)
的柵極連接。第三晶體管mnb的漏極與第三電阻rnb的另一端連接。
45.其中，第一晶體管mn的體極通過第二晶體管mna以及第二電阻rna；第三晶體管mnb以及第三電阻rnb、第二電容c2組成的兩個通路，分別連接至前一級(即第n－1級)開關晶體管單元中的第一晶體管m
(n－1)
的柵極，以及射頻開關電路的信號輸出端rfout。另外，第一晶體管mn的體極也通過第三晶體管mnb以及第三電阻rnb、第六電阻r2組成的通路，連接至第一晶體管mn的柵極。
46.需要說明的是，上述實施例所示的射頻開關電路還可以有多種形式的變形例。例如在圖3所示的第二實施例中，該射頻開關電路由n級(n為正整數，并且n≥3)開關晶體管單元串聯構成，包括第一級開關晶體管單元、n－2個中間級開關晶體管單元和第n級(末級)開關晶體管單元。與圖2所示的第一實施例的不同之處在于：在第一實施例中，各級開關晶體管單元中的第一晶體管的柵極偏置電阻分別與柵極偏置電壓vg直接連接；在圖3所示的第二實施例中，各級開關晶體管單元中的第一晶體管的柵極偏置電阻依次相互串聯后，再與柵極偏置電壓vg連接。除此之外，第一實施例和第二實施例的其它電路結構均完全相同，在此就不具體贅述了。
47.下面，對上述各個實施例所提供的射頻開關電路的工作原理進行詳細的分析說明。
48.在本發明所提供的射頻開關電路中，各級開關晶體管單元的工作狀態均相同或者相似。因此，這里以第一級開關晶體管單元為例來進行詳細說明。
49.如圖2所示，當射頻開關電路處于導通狀態時，第一晶體管m1處于導通狀態，節點3和節點4處的交流電壓近似相等。由于第一晶體管m1的柵極和漏極之間的寄生電容與柵極和源極之間的寄生電容近似相等，因此，節點2處的交流電壓與節點4和節點3處的交流電壓也近似相等。同時，節點1處的交流電壓與節點4、節點3和節點2處的交流電壓也相等。此時，節點2和節點1處存在正的柵極偏置電壓vg，而節點3和節點4處的直流電壓為0，第二晶體管m1a及第三晶體管m1b均處于關斷狀態。因此，第一晶體管m1的體極與源極、漏極之間的pn結不會出現由于體極直流電壓升高而導通的現象，同時，也避免了由于第一晶體管m1的柵極交流電壓變低而造成的導通電阻變大、插入損耗增加的問題。
50.當射頻開關電路處于關斷狀態時，第一晶體管m1處于關斷狀態，節點2和節點1處存在負的柵極偏置電壓vg，節點3和節點4處的直流電壓為0。此時，第二晶體管m1a及第三晶
體管m1b處于導通狀態，因此，第一晶體管m1的體極偏置電壓近似等于該柵極偏置電壓vg。
51.在本發明的一個實施例中，分別設置第二電阻r1a的電阻值為千歐姆級別、第五電阻r1的電阻值為千歐姆級別和第一電容c1的電容值為ff級別。當射頻開關電路的信號輸入端rfin輸入射頻信號時，節點5處的交流電壓為節點3和節點4處的交流電壓之和的一半，節點2處的交流電壓為節點3和節點4處的交流電壓之和的一半，也就是說此時，第一晶體管m1的柵極和體極的交流電壓近似相等。
52.與圖1所示的現有技術相比較，在本發明實施例所提供的射頻開關電路中，一方面n級開關晶體管單元中的第一晶體管m1、m2、m3
……
mn的柵極和體極只存在向柵極方向的一條交流電流的泄漏通路，因此，輸入的射頻信號通過各級開關晶體管單元中的第一晶體管m1、m2、m3
……
mn的交流電流的比例增加。從正面來說，各級開關晶體管單元中的第一晶體管m1、m2、m3
……
mn的電壓分布不均衡的現象得到改善；從反面來講，各級開關晶體管單元中的第一晶體管m1、m2、m3
……
mn只有在更高的輸入功率下，才有可能會出現體極的直流電壓升高的現象。因此，本發明實施例所提供的射頻開關電路有效改善了開關晶體管的非線性問題，提高了射頻開關電路的功率輸出能力。另一方面，由于各級開關晶體管單元中的第一晶體管的體極沒有設置偏置電阻，因此，與圖1所示的現有技術相比較，射頻開關電路的插入損耗會明顯降低。
53.需要說明的是，本發明中的各個實施例或變形例均采用相關的方式描述，各個實施例或變形例之間相同相似的部分互相參見即可，每個實施例或變形例重點說明的都是與其他實施例的不同之處，但它們都是基于射頻開關電路的工作原理實現的，在此就不一一贅述了。
54.為了驗證本發明實施例所提供的射頻開關電路的優異性能，發明人對圖1所示的現有技術方案與圖2或圖3所示的本發明實施例所提供的技術方案進行了多項對比仿真測試。
55.圖4所示為射頻開關電路的二階諧波的仿真測試結果，其中橫坐標為射頻功率，縱坐標為二階諧波值。從圖2中可以看出，當輸入的射頻功率達到某個功率閾值后，現有技術方案中的射頻開關電路會發生諧波突變，非線性急劇變差。而本發明實施例所提供的射頻開關電路，同樣在此輸入功率的閾值下，諧波特性仍然處于線性增長的范圍內。
56.圖5所示為射頻開關電路的三階諧波的仿真測試結果，其中橫坐標為射頻功率，縱坐標為三階諧波值。從圖5中可以看出，當輸入的射頻功率達到某個功率閾值后，現有技術方案中的射頻開關電路會發生諧波突變，非線性急劇變差。而本發明實施例所提供的射頻開關電路，同樣在此輸入功率的閾值下，諧波特性仍然處于線性增長的范圍內。
57.圖6所示為射頻開關電路的插入損耗的仿真測試結果，其中橫坐標為射頻信號的頻率，縱坐標為插入損耗。從圖6中可以看出，在頻率0.2ghz～6ghz范圍內，本發明實施例所提供的射頻開關電路的插入損耗，都非常明顯地優于現在技術方案中的插入損耗。
58.圖7所示為射頻開關電路的隔離度的仿真測試結果，其中橫坐標為射頻信號的頻率，縱坐標為隔離度。從圖7中可以看出，在頻率0.2ghz～6ghz范圍內，本發明實施例所提供的射頻開關電路的隔離度與現有技術方案中的射頻開關電路的隔離度非常接近，基本不發生變化。
59.本發明實施例還提供一種集成電路芯片。該集成電路芯片包括上述實施例所提供
的支持高功率模式的射頻開關電路，用在無線通信系統中的射頻前端模塊中，其作用是準確切換和控制射頻信號的傳輸路徑，選通相應的射頻通路。對于該集成電路芯片中的射頻開關電路的具體結構，在此不再一一詳述。
60.另外，本發明所提供的射頻開關電路還可以被用在電子設備中，作為通信組件的重要組成部分。這里所說的電子設備是指可以在移動環境中使用，支持gsm、edge、td_scdma、tdd_lte、fdd_lte、5g等多種通信制式的計算機設備，包括移動電話、筆記本電腦、平板電腦、車載電腦等。此外，本發明所提供的技術方案也適用于其他通信組件應用的場合，例如通信等。
61.如圖8所示，該電子設備至少包括處理器和存儲器，還可以根據實際需要進一步包括通信組件、傳感器組件、電源組件、多媒體組件及輸入/輸出接口。其中，存儲器、通信組件、傳感器組件、電源組件、多媒體組件及輸入/輸出接口均與該處理器連接。存儲器可以是靜態隨機存取存儲器(sram)、電可擦除可編程只讀存儲器(eeprom)、可擦除可編程只讀存儲器(eprom)、可編程只讀存儲器(prom)、只讀存儲器(rom)、磁存儲器、快閃存儲器等，處理器可以是中央處理器(cpu)、圖形處理器(gpu)、現場可編程邏輯門陣列(fpga)、專用集成電路(asic)、數字信號處理(dsp)芯片等。其它通信組件、傳感器組件、電源組件、多媒體組件等均可以采用通用部件實現，在此就不具體說明了。
62.通過上述實施例對本發明技術方案的具體描述可以看出，本發明所提供的支持高功率模式的射頻開關電路中，一方面各級開關晶體管的柵極采用電阻結構與柵極偏置電壓連接的技術方案。另一方面，各級開關晶體管的體極采用由開關晶體管和電阻組成偏置電路，并且，該偏置電路的末端與開關晶體管的柵極連接的技術方案，有效地改善了電壓擺幅在各級開關晶體管層疊鏈中分布不均勻的現象，從而使得射頻開關電路的非線性問題得到改善，插入損耗減小，功率輸出能力得到明顯提高。因此，本發明所提供的支持高功率模式的射頻開關電路具有結構設計巧妙、生產成本較低，芯片尺寸較小，以及工作性能優異等有益效果。
63.以上對本發明所提供的支持高功率模式的射頻開關電路、芯片及其電子設備進行了詳細的說明。對本領域的一般技術人員而言，在不背離本發明實質內容的前提下對它所做的任何顯而易見的改動，都將屬于本發明專利權的保護范圍。
