一種閃存器件及其制備方法與流程
1.本發明涉及半導體制造技術領域，尤其涉及一種閃存器件及其制備方法。
背景技術：
2.閃存器件由于具有密度高、價格低、可電編程等特點而得到了廣泛應用，目前的進行商業化生產的閃存器件主要集中在65nm～50nm的技術節點，但隨5g通訊及車載電子領域的不斷發展，要求閃存器件提供更小的面積和更高的可靠性，減小閃存器件面積的同時保證器件的可靠性是目前閃存器件制備的關鍵及難點。
技術實現要素：
3.本發明的目的在于提供一種閃存器件及其制備方法，減小閃存器件面積的同時保證器件的可靠性。
4.為了達到上述目的，本發明提供了一種閃存器件，包括：
5.襯底，所述襯底內具有溝槽；
6.介質層，位于所述溝槽內并覆蓋所述溝槽的內壁；
7.浮柵層，位于所述介質層上，充滿所述溝槽并向上延伸至高于所述襯底的頂面；
8.柵極介質層，覆蓋所述浮柵層的頂面及所述浮柵層高于所述襯底部分的側壁；
9.控制柵層，覆蓋所述浮柵層頂面的所述柵極介質層。
10.可選的，所述介質層包括遂穿氧化層及隔離層，所述遂穿氧化層覆蓋所述溝槽的底面并向上延伸至覆蓋所述溝槽的部分側壁，所述隔離層覆蓋所述溝槽的剩余側壁，所述遂穿氧化層的介電常數小于所述隔離層的介電常數。
11.可選的，所述介質層為遂穿氧化層。
12.可選的，還包括：
13.源漏區，位于所述溝槽兩側的所述襯底內；
14.金屬硅化物層，位于所述源漏區及所述控制柵層上；
15.鈍化層，整面覆蓋所述金屬硅化物層及所述控制柵層；
16.金屬布線層，位于所述鈍化層上，并通過位于所述鈍化層內的若干電連接件與所述源漏區電性連接。
17.可選的，所述溝槽的深度為
18.可選的，所述浮柵層的厚度為
19.基于同一發明構思，本發明還提供一種閃存器件的制備方法，包括：
20.提供襯底，在所述襯底內形成溝槽；
21.在所述溝槽內形成介質層，所述介質層覆蓋所述溝槽的內壁；
22.在所述介質層上形成浮柵層，所述浮柵層充滿所述溝槽并向上延伸至高于所述襯底的頂面；
23.在所述浮柵層上形成柵極介質層，所述柵極介質層覆蓋所述浮柵層的頂面及所述
浮柵層高于所述襯底部分的側壁；
24.在所述柵極介質層上形成控制柵層，所述控制柵層覆蓋所述浮柵層頂面的所述柵極介質層。
25.可選的，形成所述介質層的步驟包括：
26.在所述襯底上形成遂穿氧化層，所述遂穿氧化層覆蓋所述溝槽的內壁及所述襯底；
27.除去所述襯底上及所述溝槽的部分側壁上的所述遂穿氧化層；
28.在所述遂穿氧化層上形成隔離層，所述隔離層覆蓋所述遂穿氧化層、所述溝槽剩余的側壁及所述襯底；
29.除去所述遂穿氧化層及所述襯底上的所述隔離層，剩余的所述隔離層與所述遂穿氧化層構成所述介質層，且所述遂穿氧化層的介電常數小于所述隔離層的介電常數。
30.可選的，形成所述介質層的步驟包括：
31.在所述襯底上形成遂穿氧化層，所述遂穿氧化層覆蓋所述溝槽的內壁及所述襯底；
32.除去所述襯底上的所述遂穿氧化層，剩余的所述遂穿氧化層構成所述介質層。
33.可選的，形成所述控制柵層之后，還包括：
34.對所述溝槽兩側的所述襯底進行離子注入工藝，以在所述襯底內形成源漏區；
35.在所述源漏區及所述控制柵層上形成金屬硅化物層；
36.在所述襯底上形成鈍化層，所述鈍化層整面覆蓋所述金屬硅化物層及所述控制柵層；
37.在所述鈍化層內形成露出所述源漏區的開口，在所述鈍化層上及所述開口內形成金屬材料，所述金屬材料位于所述開口內的部分構成若干電連接件，所述金屬材料位于所述鈍化層上的部分構成金屬布線層，所述金屬布線層通過所述電連接件與所述源漏區電性連接。
38.本發明提供了一種閃存器件及其制備方法，包括：襯底，所述襯底內具有溝槽；介質層，所述介質層覆蓋所述溝槽的內壁；浮柵層，位于所述介質層上，充滿所述溝槽并向上延伸至高于所述襯底的頂面；柵極介質層，覆蓋所述浮柵層的頂面及所述浮柵層高于所述襯底的側壁；控制柵層，覆蓋所述浮柵層頂面的所述柵極介質層。本發明中的所述浮柵層與所述介質層之間具有垂直耦合的部分，在不減小所述浮柵層與所述介質層之間總耦合面積的情況下減小所述浮柵層水平方向上的面積，進而減小所述閃存器件的面積；同時，可以通過改變所述溝槽深度的方式增加所述浮柵層與所述介質層之間垂直耦合的面積，進而增加所述閃存器件的寫入速度，提高所述閃存器件的可靠性。此外，所述柵極介質層覆蓋所述浮柵層高于所述襯底部分的側壁可以增加所述浮柵層與所述柵極介質層之間的接觸面積，進而提高所述控制柵層對所述浮柵層的控制能力，進一步提高所述閃存器件的可靠性。
附圖說明
39.圖1為本發明實施例提供閃存器件的制備方法的流程圖；
40.圖2～9為本發明實施例提供的閃存器件的制備方法的相應步驟對應的結構示意圖，其中，圖9為本發明實施例提供的閃存器件的結構示意圖；
41.其中，附圖標記為：
42.20-溝槽；100-襯底；101-遂穿氧化層；102-隔離層；103-浮柵層；104-柵極介質層；105-控制柵層；106-源漏區；107-金屬硅化物層；108-鈍化層；109-金屬布線層；110-介質層。
具體實施方式
43.下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列描述，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
44.在下文中，術語“第一”“第二”等用于在類似要素之間進行區分，且未必是用于描述特定次序或時間順序。要理解，在適當情況下，如此使用的這些術語可替換。類似的，如果本文所述的方法包括一系列步驟，且本文所呈現的這些步驟并非必須是可執行這些步驟的唯一順序，且一些所述的步驟可被省略和/或一些文本未描述的其它步驟可被添加到該方法。
45.圖9為本實施例提供的閃存器件的結構示意圖，如圖9所示，所述閃存器件包括襯底100、介質層110、浮柵層103、柵極介質層104及控制柵層105。
46.具體的，所述襯底100內具有溝槽20，所述介質層110覆蓋所述溝槽20的內壁；所述浮柵層103位于所述介質層110上，充滿所述溝槽20并向上延伸至高于所述襯底100的頂面；所述柵極介質層104覆蓋所述浮柵層103的頂面及所述浮柵層103高于所述襯底100部分的側壁；所述控制柵層105覆蓋所述浮柵層103頂面的所述柵極介質層104。
47.其中，所述溝槽20的深度為所述浮柵層103的厚度為所述介質層110的厚度為所述浮柵層103的頂面高于所述介質層110的頂面，且所述柵極介質層104覆蓋所述浮柵層103的頂面后還延伸覆蓋了所述浮柵層103高于所述襯底100部分的側壁，增加所述浮柵層103與所述柵極介質層104的接觸面積，可以有效提高所述控制柵層105對所述浮柵層103的控制效果，提高所述閃存器件的可靠性。
48.繼續參閱圖9，所述介質層110包括遂穿氧化層101及隔離層102，所述遂穿氧化層101覆蓋所述溝槽20的底面并向上延伸至覆蓋所述溝槽20的部分側壁，所述隔離層102覆蓋所述溝槽20的剩余側壁，所述遂穿氧化層101的介電常數小于所述隔離層102的介電常數，所述隔離層102將所述浮柵層103與所述襯底100隔離，當所述閃存器件進行寫入操作時，電子從所述襯底100穿過所述遂穿氧化層101轉移至所述浮柵層103中。在本實施例中，所述浮柵層103與所述遂穿氧化層101之間的耦合面積包括所述溝槽20底部的水平耦合面積及所述溝槽20側壁的垂直耦合面積兩部分，在所述浮柵層103與所述遂穿氧化層101之間耦合面積一定時，垂直耦合的方式可以有效減小所述浮柵層103在水平方向上的面積，進而減小所述閃存器件的面積。同時，垂直耦合的方式可以為所述浮柵層103與所述遂穿氧化層101之間提供更大的耦合面積，進而提高所述閃存器件的寫入速度，為所述閃存器件提供更好的性能。
49.本實施例中，可以通過調節所述遂穿氧化層101及所述隔離層102覆蓋所述溝槽20
側壁的面積以及所述溝槽20的深度來調整所述浮柵層103與所述遂穿氧化層101之間的耦合面積；在其它可選實施例中，所述介質層110也可以僅包括所述遂穿氧化層101，所述遂穿氧化層101完全覆蓋所述溝槽20的內壁以構成介質層110，提供更大的耦合面積。
50.進一步地，所述閃存器件還包括：源漏區106、金屬硅化物層107、鈍化層108及金屬布線層109。
51.所述源漏區106位于所述溝槽20兩側的所述襯底100內；所述金屬硅化物層107位于所述源漏區106及所述控制柵層105的頂面；所述鈍化層108整面覆蓋所述金屬硅化物層107及所述控制柵層105；所述金屬布線層109位于所述鈍化層108上，并通過所述鈍化層108內的若干電連接件與所述源漏區106電性連接。
52.由于部分所述浮柵層103位于所述溝槽20內，減小了所述金屬硅化物層107與所述襯底100表面之間的高度差，可以通過減薄所述鈍化層108的厚度的方式減小所述電連接件的高度，進而減小所述電連接件的深寬比，降低所述電連接件形成的難度，增強所述閃存器件的可靠性。
53.基于此，本實施例還提供了一種閃存器件的制備方法，圖1為所述閃存器件的制備方法的流程圖。如圖1所示，所述閃存器件的制備方法包括：
54.步驟s1：提供襯底，在所述襯底內形成溝槽；
55.步驟s2：在所述溝槽內形成介質層，所述介質層覆蓋所述溝槽的內壁；
56.步驟s3：在所述介質層上形成浮柵層，所述浮柵層充滿所述溝槽并向上延伸至高于所述襯底的頂面；
57.步驟s4：在所述浮柵層上形成柵極介質層，所述柵極介質層覆蓋所述浮柵層的頂面及所述浮柵層高于所述襯底的側壁；
58.步驟s5：在所述柵極介質層上形成控制柵層，所述控制柵層覆蓋所述浮柵層頂面的所述柵極介質層。
59.圖2～9為本實施例提供的閃存器件的制備方法的相應步驟的結構示意圖。接下來，將結合圖2～9對所述閃存器件的制備方法進行詳細說明。
60.如圖2所示，提供襯底100并刻蝕所述襯底100，以在所述襯底100內形成若干溝槽20，然后在所述襯底100上形成遂穿氧化層101，所述遂穿氧化層101覆蓋所述溝槽20的內壁及所述襯底100，在本實施例中，所述溝槽20的深度為所述遂穿氧化層101的厚度為
61.如圖3所示，刻蝕除去所述襯底100上及所述溝槽20的部分側壁上的所述遂穿氧化層101，剩余的所述遂穿氧化層101覆蓋所述溝槽20的底部及部分側壁。
62.如圖4所示，在所述襯底100上形成隔離層102，所述隔離層102覆蓋所述遂穿氧化層101、所述襯底100及所述溝槽20剩余的側壁；然后除去所述襯底100表面及所述遂穿氧化層101上的所述隔離層102，剩余的所述隔離層102覆蓋所述溝槽20的剩余側壁，并與剩余的所述遂穿氧化層101構成介質層110。
63.其中，所述隔離層102的厚度與所述遂穿氧化層101的厚度相同，且所述遂穿氧化層101的介電常數小于所述隔離層102的介電常數。
64.如圖5所示，在所述襯底100上形成浮柵材料層，所述浮柵材料層充滿所述溝槽20
并延伸覆蓋所述襯底100，然后除去所述襯底100上的浮柵材料層以形成浮柵層103，所述浮柵層103覆蓋所述介質層并充滿所述溝槽20并向上延伸至高于所述襯底100的頂面，在本實施例中，所述浮柵層103的厚度為
65.當本實施例提供的閃存器件進行寫入操作時，電子從所述襯底100穿過所述遂穿氧化層101轉移至所述浮柵層103中，所述溝槽20側壁上的所述遂穿氧化層101可以增加所述浮柵層103與所述遂穿氧化層101的耦合面積，進而提高所述閃存器件的寫入速度；同時所述浮柵層103與所述遂穿氧化層101之間采用垂直耦合的方式可以減小所述浮柵層103的面積，進而減小所述閃存器件的面積。
66.在其它可選實施例中，可以僅除去所述襯底100上的所述遂穿氧化層101且不形成所述隔離層102，使剩余的所述遂穿氧化層101覆蓋所述溝槽20的內壁以形成所述介質層，以進一步增加所述浮柵層103與所述遂穿氧化層101之間的耦合面積。
67.如圖6所示，在所述襯底100上形成柵極介質材料層，所述柵極介質材料層順形地覆蓋所述浮柵層103及所述襯底100，然后除去所述襯底100上的所述柵極介質材料層，剩余的所述柵極介質材料層覆蓋所述浮柵層103的頂面及所述浮柵層103高于所述襯底100的側壁。
68.本實施例中所述柵極介質層104為氧化層、氮化層與氧化層構成的ono疊層。
69.如圖7所示，在所述襯底100上順形地形成控制柵材料層，所述控制柵材料層覆蓋所述柵極介質層104及所述襯底100，然后除去所述襯底100上的所述控制柵材料層以形成控制柵層105，所述控制柵層105覆蓋所述浮柵層103頂面的所述柵極介質層104。
70.如圖8所示，對所述溝槽20兩側的所述襯底100進行離子注入工藝，以在所述襯底100內形成源漏區106；然后在所述源漏區106及所述控制柵層105上形成金屬硅化物層107。
71.如圖9所示，在所述襯底100上形成鈍化層108，所述鈍化層108整面覆蓋所述金屬硅化物層107及所述控制柵層105；然后刻蝕所述鈍化層108，以在所述鈍化層108內形成露出所述源漏區106的開口；最后在所述鈍化層108上形成金屬材料，所述金屬材料還充滿所述開口，所述金屬材料位于所述開口內的部分構成若干電連接件，位于所述鈍化層108上的部分構成金屬布線層109，所述金屬布線層109通過所述電連接件與所述源漏區106電性連接。
72.由于部分所述浮柵層103位于所述溝槽20內，有效減小了所述襯底100上的膜層厚度，進而可以通過減小所述鈍化層108厚度的方式減小所述開口的深寬比，降低所述金屬材料的填充難度，以取得更好的填充效果，提高所述閃存器件的可靠性。
73.綜上，本發明實施例提供了一種閃存器件及其制備方法，包括：襯底100，所述襯底100內具有溝槽20；介質層110，所述介質層110覆蓋所述溝槽20的內壁；浮柵層103，位于所述介質層110上，充滿所述溝槽20并向上延伸，所述浮柵層103的頂面高于所述襯底100的頂面；柵極介質層104，覆蓋所述浮柵層103的頂面及所述浮柵層103高于所述襯底100的側壁；控制柵層105，覆蓋所述浮柵層103頂面的所述柵極介質層104。本發明中的所述浮柵層103與所述介質層110之間具有垂直耦合的部分，，以減小所述浮柵層103水平方向上的面積，進而減小所述閃存器件的面積；同時，可以通過改變所述溝槽20深度的方式增加所述浮柵層103與所述介質層110之間垂直耦合的面積，進而增加所述閃存器件的寫入速度，提高所述閃存器件的可靠性。此外，使所述柵極介質層104覆蓋所述浮柵層103高于所述襯底100部分
的側壁可以增加所述浮柵層103與所述柵極介質層104之間的接觸面積，進而提高所述控制柵層105對所述浮柵層103的控制能力，進一步提高所述閃存器件的可靠性。
74.上述僅為本發明的優選實施例而已，并不對本發明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發明的技術方案的范圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬于本發明的保護范圍之內。
